首页　资讯　商机　下载　拆解　高校　招聘　杂志　会展　 EETV　百科　问答　电路图　工程师手册　 Datasheet　 100例　活动中心　 E周刊阅读　样片申请

EEPW首页 >> 主题列表 >> ip

ip 文章进入ip技术社区

IP Your Way——您提供规格，然后SmartDV为您生成定制IP

无论是在出货量巨大的消费电子市场，还是针对特定应用的细分芯片市场，差异化芯片设计带来的定制化需求也在芯片设计行业中不断凸显，同时也成为了芯片设计企业实现更强竞争力和更高毛利的重要模式。所以，当您在为下一代SoC、ASIC或FPGA项目采购设计IP，或者寻求更适合的验证解决方案（VIP），以便更快更好地完成您的芯片设计项目的时候，SmartDV都可以快速且可靠地在其多元化的产品组合之上进行IP定制，以满足您期待的差异化设计需求。当大型IP供应商将其客户锁定在使用商品化的通用内核时，SmartDV就已经提供了
关键字： IP Your Way SmartDV 定制IP

智权半导体/SmartDV力助高速发展的中国RISC-V CPU IP厂商走上高质量发展之道

进入2024年，全球RISC-V社群在技术和应用两个方向上都在加快发展，中国国内的RISC-V CPU IP提供商也在内核性能和应用扩展方面取得突破。从几周前在杭州举行的2024年RISC-V中国峰会以及其他行业活动和厂商活动中，可以清楚地看到这一趋势。作为全球领先的IP供应商，SmartDV也从其中国的客户和志趣相投的RISC-V CPU IP供应商那里获得了一些建议和垂询，希望和我们建立伙伴关系携手在AI时代共同推动芯片产业继续高速发展。SmartDV也看到了这一新的浪潮。上一次在行业庆祝RISC-V
关键字：智权 SmartDV RISC-V CPU IP

将ASIC IP核移植到FPGA上——如何确保性能与时序以完成充满挑战的任务！

本系列文章从数字芯片设计项目技术总监的角度出发，介绍了如何将芯片的产品定义与设计和验证规划进行结合，详细讲述了在FPGA上使用IP核来开发ASIC原型项目时，必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始，通过阐述开发ASIC原型设计时需要考虑到的IP核相关因素，用八个重要主题详细分享了利用ASIC IP来在FPGA上开发原型验证系统设计时需要考量的因素。在上篇文章中，我们分享了第二到第四主题，介绍了使用FPGA进行原型设计时需要立即想到哪些基本概念、在将专为ASIC技术而设计的I
关键字： ASIC IP FPGA SmartDV

新思科技推出业内首款获得ISO/SAE 21434网络安全合规认证的IP产品，加速汽车安全领域发展

摘要：● 新思科技ARC HS4xFS处理器IP和新思科技IP开发流程均通过独立审计机构SGS-TṺV Saar的ISO/SAE 21434认证。● 获得ISO/SAE 21434认证可应对不断变化的网络安全威胁，有助于在整个生命周期内为汽车系统提供长期的安全性与可靠性。● 经过安全风险分析（SRA）认证的新思科技ARC HS4xFS处理器IP助力开发者能够以安全的方式将IP集成到系统中，从而满足ISO/SAE 21434要求。●&n
关键字：新思科技 ISO/SAE 21434 网络安全合规认证 IP 汽车安全

将ASIC IP核移植到FPGA上——更新概念并推动改变以完成充满挑战的任务!

本系列文章从数字芯片设计项目技术总监的角度出发，介绍了如何将芯片的产品定义与设计和验证规划进行结合，详细讲述了在FPGA上使用IP核来开发ASIC原型项目时，必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始，通过阐述开发ASIC原型设计时需要考虑到的IP核相关因素，用八个重要主题详细分享了利用ASIC所用IP来在FPGA上开发原型验证系统设计时需要考量的因素。在上篇文章中，我们介绍了将ASIC IP移植到FPGA原型平台上的必要性，并对原型设计中各种考量因素进行了总体概述，分析开发A
关键字： ASIC IP FPGA SmartDV

灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案

一站式定制芯片及IP供应商——灿芯半导体（上海）股份有限公司近日宣布成功研发出一款通用高性能小数分频锁相环（fractional-N PLL） IP，支持24bits高精度小数分频，最高输出频率4.5Ghz，另外还支持扩频时钟（SSC）功能，可以为客户提供多功能的小数分频 PLL解决方案。PLL电路一般用于产生输出频率，输出频率值与PLL的参考输入频率呈倍数关系。小数分频PLL通过频率乘法比例的小数值，实现更精确的输出频率控制，从而提供更高精度和准确度的输出频率。SSC发生器是在一定频率范围内调制时钟信号
关键字：灿芯半导体小数分频锁相环 IP

IC设计倚重IP、ASIC趋势成形

半导体制程进入2奈米，撷发科技董事长杨健盟指出，IC设计难度陡增，未来硅智财、ASIC角色将更加吃重，协助IC设计以SoC方式因应AI新世代。杨健盟分析，过往IDM分拆晶圆代工之典范，将在IC设计上发生，AI时代IC设计大者恒大趋势成形。撷发科技已获国际芯片大厂AI芯片外包订单，杨健盟认为，现在芯片晶体管动辄百亿个，考验IC设计业者研发量能。大量采用基础、接口IP使研发能力更能专注前段设计，海外大厂甚至将后段交由ASIC业者，未来倚重IP、ASIC趋势只会更加明显。中国台湾半导体产业链在逻辑先进制程、先
关键字： IC设计 IP ASIC

半导体知识产权市场规模将增长27.1亿美元

根据Technavio的报告，全球半导体知识产权（IP）市场规模预计将在2024年至2028年间增长27.1亿美元。预计在预测期内，市场的复合年增长率（CAGR）将超过7.47%。复杂芯片设计和多核技术的使用推动了市场的增长，同时纳米光子集成电路（ICs）的出现也是一大趋势。然而，半导体IP的重复使用构成了一项挑战。主要市场参与者包括Achronix Semiconductor Corp.、Advanced Micro Devices Inc.、Alphawave IP Group plc、Arm Ltd
关键字：半导体知识产权 IP

Arm发布基于3nm芯片工艺的新CPU、GPU IP

芯片设计公司Arm今日发布了针对旗舰智能手机的新一代CPU和GPU IP（设计方案）：Cortex-X925 CPU、Immortalis G925 GPU。新产品均使用了其最新的Armv9架构，基于台积电3nm制程工艺方案，针对终端设备在AI应用上的性能进行设计优化。此外还将提供软件工具，让开发人员更容易在采用Arm架构的芯片上运行生成式AI聊天机器人和其他AI代码。预计搭载最新内核设计的手机将于2024年底上市。据官方介绍，新的CPU与GPU IP是目前旗下同类产品中性能最强的一代，新CPU性能提升3
关键字： arm CPU GPU IP 3nm

西门子推出 Solido IP 验证套件，为下一代 IC 设计提供端到端的芯片质量保证

● 西门子集成的验证套件能够在整个IC设计周期内提供无缝的IP质量保证，为IP开发团队提供完整的工作流程西门子数字化工业软件日前推出 Solido™ IP 验证套件 (Solido IP Validation Suite)，这是一套完整的自动化签核解决方案，可为包括标准单元、存储器和 IP 模块在内的设计知识产权 (IP) 提供质量保证。这一全新的解决方案提供完整的质量保证 (QA) 覆盖范围，涵盖所有 IP 设计视图和格式，还可提供 “版本到版本” 的 IP 认证，能够提升完整芯
关键字：西门子 Solido IP IC设计 IC 设计

炬芯科技的智能手表SoC采用了芯原的2.5D GPU IP

芯原股份近日宣布低功耗 AIoT 芯片设计厂商炬芯科技股份有限公司（炬芯科技，股票代码：688049.SH）在其高集成度的双模蓝牙智能手表SoC ATS3085S和ATS3089系列中采用了芯原低功耗且功能丰富的2.5D图形处理器（GPU）IP。炬芯科技的智能手表SoC ATS3085S和ATS3089系列拥有卓越的图形显示性能，采用2D+2.5D双GPU硬件加速配置，支持JPEG硬件解码，具有高帧率、低功耗等特点。该系列SoC以其高集成度，可实现单
关键字：炬芯智能手表芯原 2.5D GPU IP

一文把TCP/IP协议讲绝了！

本文整理了一些TCP/IP协议簇中需要必知必会的十大问题，既是面试高频问题，又是程序员必备基础素养。一、TCP/IP模型TCP/IP协议模型（Transmission Control Protocol/Internet Protocol），包含了一系列构成互联网基础的网络协议，是Internet的核心协议。基于TCP/IP的参考模型将协议分成四个层次，它们分别是链路层、网络层、传输层和应用层。下图表示TCP/IP模型与OSI模型各层的对照关系。TCP/IP协议族按照层次由上到下，层层包装。最上面的是应用层
关键字： TCP IP 协议程序员

锐成芯微亮相北京车展发布应用于wBMS的蓝牙RF IP

25日，北京国际车展火热开幕，锐成芯微携旗下车规级IP亮相车展中国芯展区，并发布应用于wBMS（无线电池管理系统）的车规级蓝牙RF IP。锐成芯微亮相2024北京车展中国芯展区（左）随着电动汽车和新能源市场的快速发展，电池管理系统的需求也在不断增加。无线电池管理系统（wBMS）作为提升电池性能、安全性和可靠性的关键技术之一，正逐渐成为汽车厂商、特别是头部汽车厂商的关注焦点。而车规级蓝牙RF IP作为wBMS中的重要组成部分，结合了蓝牙的通信能力和RF IP的定位功能，为实现安全可靠的电池管理保驾护航。立足
关键字：锐成芯微 wBMS 蓝牙RF IP

嘉楠基于RISC-V的端侧AIoT SoC采用了芯原的ISP IP和GPU IP

芯原股份（芯原）近日宣布嘉楠科技（嘉楠）全球首款支持RISC-V Vector 1.0标准的商用量产端侧AIoT芯片K230集成了芯原的图像信号处理器（ISP）IP ISP8000、畸变矫正（DeWarp）处理器IP DW200，以及2.5D图形处理器（GPU）IP GCNanoV。该合作极大地优化了高精度、低延迟的端侧AIoT解决方案，可广泛适用于各类智能产品及场景，如边缘侧大模型多模态接入终端、3D结构光深度感知模组、交互型机器人、开源硬件，以及智能制造、智能家居和智能教育相关硬件设备等。芯原的ISP
关键字：嘉楠 RISC-V AIoT SoC 芯原 ISP IP GPU IP

芯原业界领先的嵌入式GPU IP赋能先楫高性能的HPM6800系列RISC-V MCU

2024年3月4日，中国上海——芯原股份（芯原，股票代码：688521.SH）今日宣布先楫半导体（简称“先楫”）的HPM6800系列新一代数字仪表显示及人机界面系统应用平台采用了芯原的高性能2.5D图形处理器（GPU）IP。HPM6800系列产品基于RISC-V CPU内核，具备高算力、低功耗、高集成度和出色的多媒体功能，适用于汽车仪表、人机交互界面（HMI），以及电子后视镜（CMS）等需要复杂图形处理、高分辨率显示和高性能多媒体用户界面的应用。芯原支持OpenVG的2.5D GPU IP能够
关键字：芯原 GPU IP 先楫 RISC-V MCU

共809条 2/54 « 1 2 3 4 5 6 7 8 9 10 » ›|

ip介绍

IP是英文Internet Protocol（网络之间互连的协议）的缩写，中文简称为“网协”，也就是为计算机网络相互连接进行通信而设计的协议。在因特网中，它是能使连接到网上的所有计算机网络实现相互通信的一套规则，规定了计算机在因特网上进行通信时应当遵守的规则。任何厂家生产的计算机系统，只要遵守 IP协议就可以与因特网互连互通。IP地址具有唯一性，根据用户性质的不同，可以分为5类。另外，IP还有进入 [ 查看详细 ]

ip 文章进入ip技术社区

IP Your Way——您提供规格，然后SmartDV为您生成定制IP

智权半导体/SmartDV力助高速发展的中国RISC-V CPU IP厂商走上高质量发展之道

将ASIC IP核移植到FPGA上——如何确保性能与时序以完成充满挑战的任务！

新思科技推出业内首款获得ISO/SAE 21434网络安全合规认证的IP产品，加速汽车安全领域发展

将ASIC IP核移植到FPGA上——更新概念并推动改变以完成充满挑战的任务!

灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案

IC设计倚重IP、ASIC趋势成形

半导体知识产权市场规模将增长27.1亿美元

Arm发布基于3nm芯片工艺的新CPU、GPU IP

西门子推出 Solido IP 验证套件，为下一代 IC 设计提供端到端的芯片质量保证

炬芯科技的智能手表SoC采用了芯原的2.5D GPU IP

一文把TCP/IP协议讲绝了！

锐成芯微亮相北京车展发布应用于wBMS的蓝牙RF IP

嘉楠基于RISC-V的端侧AIoT SoC采用了芯原的ISP IP和GPU IP

芯原业界领先的嵌入式GPU IP赋能先楫高性能的HPM6800系列RISC-V MCU

ip介绍

ip研讨会推荐

ip电路

ip相关帖子

ip资料下载

ip视频

ip专栏文章

相关主题

热门主题

ip 文章 进入ip技术社区

ip介绍

ip研讨会推荐

ip电路

ip相关帖子

ip资料下载

ip视频

ip专栏文章

相关主题

热门主题

ip 文章进入ip技术社区