首页　资讯　商机　下载　拆解　高校　招聘　杂志　会展　 EETV　百科　问答　电路图　工程师手册　 Datasheet　 100例　活动中心　 E周刊阅读　样片申请

EEPW首页 >> 主题列表 >> ip

ip 文章最新资讯

芯原与谷歌联合推出开源Coral NPU IP

芯原股份（芯原）近日宣布与谷歌联合推出面向始终在线、超低能耗端侧大语言模型应用的Coral NPU IP。该IP基于谷歌在开放机器学习编译器方面的基础研究成果，并结合AI的安全特性进行了强化，为开发者提供统一的开源技术平台，以构建强大的边缘AI生态系统。Coral NPU基于RISC-V开放指令集架构标准构建，引入原生张量处理能力，支持主流机器学习框架，如JAX、PyTorch和TensorFlow Lite（TFLite），并采用基于开放标准的工具，例如来自低级虚拟机（LLVM）项目的多级中间表示（ML
关键字：芯原谷歌开源Coral NPU IP Coral NPU

CAST通过新的Catalyst 计划简化RISC-V嵌入式处理器 IP 的采用

半导体 IP 提供商 CAST， Inc. 于 2025 年 10 月 22 日在加利福尼亚州圣克拉拉举行的 RISC-V 峰会上推出了其催化剂™计划，旨在加速将开源处理器架构集成到资源受限的设备中。该计划解决了嵌入式系统开发人员的一个持续痛点：RISC-V 处理器的压倒性可配置性。通过提供预先调整的、可立即部署的 IP 核以及灵活的许可和专家支持，CAST 旨在消除复杂性，从而在物联网传感器、可穿戴设备和工业控制器等低功耗、成本敏感的应用中实现更快的原型设计和部署。RISC-V 是一种免版税指令集架构，
关键字： CAST Catalyst RISC-V 嵌入式处理器 IP

用于改进设计验证的断言 IP （AIP）

多年来，设计重用方法为半导体 IP （SIP）创造了一个市场，现在有了正式的技术，就需要断言 IP （AIP）。其中，每个AIP都是硬件设计中用于检测被测设计（DUT）中的协议和功能违规的可重用和可配置验证组件。LUBIS EDA 专注于正式服务和工具，因此我收到了有关他们开发这些 AIP 和检测高风险 IP 中极端情况错误的方法的最新信息。在详细介绍 LUBIS EDA 使用的方法之前，让我们先回顾一下基于仿真的验证与形式验证有何不同。通过仿真，工程师正在编写激励来覆盖设计的所有已知状态，希望覆盖范围
关键字：设计验证断言 IP AIP

应对团体设计项目的挑战

世界各地的政府和行业齐心协力解决大规模芯片设计挑战。美国国防部的微电子中心（ME Commons）、欧盟芯片法案试点线和日本政府支持的 Rapidus 财团等团体通常由老牌公司、研究机构、学术界和初创公司组成——每个机构都带来了不同的技能。是德科技设计与验证业务部总经理 Nilesh Kamdar 表示，在这种情况下，芯片设计界正在加速、扩大规模，并承担如果没有政府资助，他们可能不会承担的风险，是德科技参与了国防部的许多 ME Commons，最近与 Rapidus 合作开发了高精度工艺设计套
关键字：团体设计项目 IP 是德科技

无缝升级嵌入式芯片AI能力！安谋科技Arm China推出新一代CPU IP“星辰”STAR-MC3

国内领先的芯片IP设计与服务提供商安谋科技（中国）有限公司（以下简称“安谋科技”）今日宣布，正式推出自主研发的第三代高能效嵌入式芯片IP——“星辰”STAR-MC3。该产品基于Arm®v8.1-M架构，向前兼容传统MCU架构，集成Arm Helium™技术，显著提升CPU在AI计算方面的性能，同时兼具优异的面效比与能效比，实现高性能与低功耗设计，面向AIoT智能物联网领域，为主控芯片及协处理器提供核芯架构，助力客户高效部署端侧AI应用。STAR-MC3处理器概览STAR-MC3五大技术亮点1.更强的AI能
关键字：安谋科技 Arm China CPU IP 嵌入式芯片

SiFive推出全新RISC-V IP，融合标量、向量与矩阵运算

SiFive 近日正式推出第二代 Intelligence™ 系列，进一步强化其在 RISC-V AI IP 领域的技术领先优势。此次发布的五款新产品，专为加速数千种 AI 应用场景中的工作负载而设计。该系列包括两款全新产品——X160 Gen 2 与 X180 Gen 2，以及升级版 X280 Gen 2、X390 Gen 2 和 XM Gen 2。所有新产品均具备增强的标量、向量处理能力，其中 XM 产品还加入了矩阵处理功能，专为现代AI工作负载设计。其中，X160 Gen 2 与 X180 Gen
关键字： SiFive RISC-V IP

灿芯半导体推出PCIe 4.0 PHY IP

一站式定制芯片及IP供应商——灿芯半导体（上海）股份有限公司（灿芯股份，688691）宣布推出基于28HKC+ 0.9V/1.8V平台的PCIe 4.0 PHY IP。该PHY IP符合PCIe 4.0规范的要求，支持PIPE 4.4.1/5.2接口及2.5Gbps至16Gbps的数据传输速率，全面覆盖PCIe Gen4.0/3.0/2.0/1.0标准，并兼容Rapid IO、JESD204B/C、USB3.2/3.1/3.0、10GBASE-R/KR等其他协议。凭借其优越的
关键字：灿芯 PCIe 4.0 PHY IP

Ceva无线连接IP市场份额达68%，稳居行业首位

据IPnest最新发布的2025年设计IP报告显示，Ceva公司在无线连接IP领域继续保持领先地位，市场份额在2024年增长至68%。这一数字是其最接近竞争对手的10倍以上，进一步巩固了其在智能边缘设备联机功能中的核心地位。Ceva（纳斯达克股票代码：CEVA）作为全球领先的智能边缘领域半导体产品和软件IP授权许可厂商，其技术覆盖蓝牙、Wi-Fi、UWB、802.15.4及蜂窝物联网IP解决方案。这些技术为下一代智能边缘设备提供了重要支持，满足了市场对高性能、低功耗解决方案的不断增长需求。Ceva首席运营
关键字： Ceva 无线连接 IP

Arteris将为AMD新一代AI芯粒设计提供FlexGen智能片上网络 (NoC) IP

在AI计算需求重塑半导体市场的背景下。致力于加速系统级芯片 (SoC) 开发的领先系统 IP 提供商 Arteris 公司近日宣布，高性能与自适应计算领域的全球领导者 AMD（纳斯达克股票代码：AMD）已在其新一代AI 芯粒设计中采用FlexGen片上网络互连IP。Arteris的这项智能NoC IP技术将为 AMD 芯粒提供高性能数据传输支持，赋能AMD从数据中心到边缘及终端设备的广泛产品组合中的AI应用。Arteris FlexGen NoC IP与AMD Infinity Fabric™互连技术的战
关键字： Arteris AMD AI芯粒片上网络 NoC IP

四大核心要素驱动汽车智能化创新与相关芯片竞争格局

智能汽车时代的加速到来，使车载智能系统面临前所未有的算力需求。随着越来越多车型引入电子电气架构转向中心化、智能驾驶的多传感器融合、智能座舱的多模态交互以及生成式AI驱动的虚拟助手等创新技术，都要求车用主芯片能够同时胜任图形渲染、AI推理和安全计算等多重任务。当下，功能安全、高效高灵活性的算力、产品生命周期，以及软件生态兼容性这“四大核心要素”，已成为衡量智能汽车AI芯片创新力和市场竞争力的核心标准。传统汽车计算架构中，往往采用CPU与GPU或/和NPU等计算单元组成异构计算模式；随着自动驾驶算法从L1向L
关键字： 202507 汽车智能化 Imagination GPU IP

合见工软发布先进工艺多协议兼容、集成化传输接口SerDes IP解决方案

中国数字EDA/IP龙头企业上海合见工业软件集团有限公司（简称“合见工软”）近日发布国产自主研发支持多协议的32G SerDes PHY 解决方案UniVista 32G Multi-Protocol SerDes IP (简称UniVista 32G MPS IP)。该多协议PHY产品可支持PCIe5、USB4、以太网、SRIO、JESD204C等多种主流和专用协议，并支持多家先进工艺，成功应用在高性能计算、人工智能AI、数据中心等复杂网络领域IC企业芯片中部署。随着全球数据量呈指数级增长，这场由数据驱
关键字：合见工软 SerDes IP

边缘AI广泛应用推动并行计算崛起及创新GPU渗透率快速提升

人工智能（AI）在边缘计算领域正经历着突飞猛进的高速发展，根据IDC的最新数据，全球边缘计算支出将从2024年的2280亿美元快速增长到2028年的3780亿美元*。这种需求的增长速度，以及在智能制造、智慧城市等数十个行业中越来越多的应用场景中出现的渗透率快速提升，也为执行计算任务的硬件设计以及面对多样化场景的模型迭代的速度带来了挑战。AI不仅是一项技术突破，它更是软件编写、理解和执行方式的一次永久性变革。传统的软件开发基于确定性逻辑和大多是顺序执行的流程，而如今这一范式正在让位于概率模型、训练行为以及数
关键字：并行计算 GPU GPU IP

芯原超低能耗NPU可为移动端大语言模型推理提供超40 TOPS算力

芯原股份（芯原）近日宣布其超低能耗且高性能的神经网络处理器（NPU）IP现已支持在移动端进行大语言模型（LLM）推理，AI算力可扩展至40 TOPS以上。该高能效NPU架构专为满足移动平台日益增长的生成式AI需求而设计，不仅能够为AI PC等终端设备提供强劲算力支持，而且能够应对智慧手机等移动终端对低能耗更为严苛的挑战。芯原的超低能耗NPU IP具备高度可配置、可扩展的架构，支持混合精度计算、稀疏化优化和并行处理。其设计融合了高效的内存管理与稀疏感知加速技术，显著降低计算负载与延迟，确保AI处理流畅、响应
关键字：芯原 NPU 大语言模型推理 NPU IP

灿芯半导体推出28HKC+工艺平台TCAM IP

近日，一站式定制芯片及IP供应商——灿芯半导体（上海）股份有限公司宣布推出基于28HKC+ 0.9V/1.8V平台的Ternary Content-Addressable Memory (TCAM) IP。该IP具有高频率和低功耗特性，随着网络设备中快速处理路由表与访问控制列表（ACL）等需要高效查找的场景不断增加，该IP将被高端交换机、路由器等芯片广泛采用。灿芯半导体此次发布的TCAM IP包含全自研Bit cell，符合逻辑设计规则，良率高；在可靠性方面，这款TCAM抗工艺偏差强，具有高可靠
关键字：灿芯 28HKC+ 工艺平台 TCAM IP

Arm的40岁不惑之年开启的新选择

确定IP技术发布的日期有时是一项挑战，尤其是英国处理器内核IP设计商 ARM。不过有证据可查的是第一款Arm内核处理器是在1985年4月26日在英国剑桥的Acorn上流片的，我们暂且将这个时间作为Arm真正进入IC设计领域的原点。ARM1是Acorn继BBC Micro家用电脑成功之后自主开发的处理器。它由Sophie Wilson和Steve Furber开发。当日这颗处理器流片前在设计和制造方面已经进行了好几个月的开发，而且硅片最后花了好几个月才回到剑桥。 “它的设计制造成本低廉，由于设计对微处理器的
关键字： Arm IP

共820条 1/55 1 2 3 4 5 6 7 8 9 10 » ›|

ip介绍

IP是英文Internet Protocol（网络之间互连的协议）的缩写，中文简称为“网协”，也就是为计算机网络相互连接进行通信而设计的协议。在因特网中，它是能使连接到网上的所有计算机网络实现相互通信的一套规则，规定了计算机在因特网上进行通信时应当遵守的规则。任何厂家生产的计算机系统，只要遵守 IP协议就可以与因特网互连互通。IP地址具有唯一性，根据用户性质的不同，可以分为5类。另外，IP还有进入 [ 查看详细 ]

ip 文章最新资讯

芯原与谷歌联合推出开源Coral NPU IP

CAST通过新的Catalyst 计划简化RISC-V嵌入式处理器 IP 的采用

用于改进设计验证的断言 IP （AIP）

应对团体设计项目的挑战

无缝升级嵌入式芯片AI能力！安谋科技Arm China推出新一代CPU IP“星辰”STAR-MC3

SiFive推出全新RISC-V IP，融合标量、向量与矩阵运算

灿芯半导体推出PCIe 4.0 PHY IP

Ceva无线连接IP市场份额达68%，稳居行业首位

Arteris将为AMD新一代AI芯粒设计提供FlexGen智能片上网络 (NoC) IP

四大核心要素驱动汽车智能化创新与相关芯片竞争格局

合见工软发布先进工艺多协议兼容、集成化传输接口SerDes IP解决方案

边缘AI广泛应用推动并行计算崛起及创新GPU渗透率快速提升

芯原超低能耗NPU可为移动端大语言模型推理提供超40 TOPS算力

灿芯半导体推出28HKC+工艺平台TCAM IP

Arm的40岁不惑之年开启的新选择

ip介绍

ip研讨会推荐

ip电路

ip相关帖子

ip资料下载

ip视频

ip专栏文章

相关主题

热门主题

ip 文章 最新资讯

ip介绍

ip研讨会推荐

ip电路

ip相关帖子

ip资料下载

ip视频

ip专栏文章

相关主题

热门主题

ip 文章最新资讯