首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> fpga ip

fpga ip 文章 最新资讯

AMD 推出 Spartan UltraScale+ 系列,专为成本敏感型边缘应用打造

  • 2024 年 3 月 5 日,加利福尼亚州圣克拉拉—— AMD(超威,纳斯达克股票代码:AMD)宣布推出 AMD Spartan™ UltraScale+™ FPGA 系列,这是广泛的 AMD 成本优化型 FPGA 和自适应 SoC 产品组合的最新成员。Spartan UltraScale+ 器件能为边缘端各种 I/O 密集型应用提供成本效益与高能效性能,在基于 28 纳米及以下制程技术的 FPGA 领域带来业界极高的 I/O 逻辑单元比,较之前代产品可带来高达 30% 的总功耗下降1,同时还涵盖 AMD
  • 关键字: FPGA  Spartan  UltraScale  

全新 Spartan UltraScale+ FPGA 系列 - 以小型封装实现高 I/O 和低功耗

  • 在构建嵌入式应用的过程中,硬件设计人员长期以来面临着艰难的取舍,为推动产品快速上市,他们必须在成本、I/O 数量和逻辑密度要求之间达成平衡。我们非常高兴地宣布一款解决方案让这种取舍自此成为历史: 全新 AMD Spartan UltraScale+ FPGA 低成本系列带来出色的 I/O 逻辑单元比、低功耗以及强大的安全功能,同时兼具小型尺寸。AMD Spartan UltraScale+ FPGA 系列在价格、功耗、功能和尺寸之间取得了良好的平衡,为我们的成本优化型产品组合提供有力补充
  • 关键字: AMD  UltraScale  FPGA  

嘉楠基于RISC-V的端侧AIoT SoC采用了芯原的ISP IP和GPU IP

  • 芯原股份(芯原)近日宣布嘉楠科技(嘉楠)全球首款支持RISC-V Vector 1.0标准的商用量产端侧AIoT芯片K230集成了芯原的图像信号处理器(ISP)IP ISP8000、畸变矫正(DeWarp)处理器IP DW200,以及2.5D图形处理器(GPU)IP GCNanoV。该合作极大地优化了高精度、低延迟的端侧AIoT解决方案,可广泛适用于各类智能产品及场景,如边缘侧大模型多模态接入终端、3D结构光深度感知模组、交互型机器人、开源硬件,以及智能制造、智能家居和智能教育相关硬件设备等。芯原的ISP
  • 关键字: 嘉楠  RISC-V  AIoT SoC  芯原  ISP IP  GPU IP  

第六代Spartan FPGA迎接智能边缘互联新挑战

  • 预计到2028年,物联网设备的数量将增加一倍以上,处理能力需求也将同步增长。设备数量的激增会推动产生对于更高数量I/O的需求、对更通用I/O的需求,以及对于边缘端安全解决方案的需求;处理能力需求的提升则需要更强且更有效率的处理器,这些需求的驱动下,经济型FPGA迎来了全新的市场发展机遇。 作为经济型FPGA的经典系列,从1998年Spartan FPGA首发以来持续推动着包括日常所使用技术的进步以及医疗机器人和宇航探索等很多突破性的进展,特别是最近这些年在诸多边缘互联应用中收获了广泛的应用场景。在总结Sp
  • 关键字: Spartan  FPGA  智能边缘  

Achronix以创新FPGA技术推动智能汽车与先进出行创新

  • 全球领先的高性能现场可编程门阵列(FPGA)和嵌入式FPGA(eFPGA)半导体知识产权(IP)提供商Achronix Semiconductor公司宣布,该公司参加了由私募股权和风险投资公司Baird Capital举办的“Baird车技术与出行大会(Baird Vehicle Technology & Mobility Conference)”。Achronix此举是为了联络更多的创新者和投资者,共同推动更加先进的FPGA技术更广泛地应用于智能汽车、自动驾驶、ADAS和其他先进出行方式。Bai
  • 关键字: Achronix  FPGA  智能汽车  

英特尔成立独立FPGA公司Altera

  • 3月1日,英特尔宣布,成立全新的FPGA(现场可编程门阵列)半导体公司Altera,并计划在未来两到三年内为Altera进行股票发行。据了解,2015年,英特尔斥资167亿美元收购Altera,也是迄今为止该公司最大额的并购交易。Altera将致力于提供端到端的FPGA解决方案、易于使用的AI以及软件工具,同时也加强了供应链的韧性,以在FPGA市场继续保持领先地位。英特尔表示,Altera的产品组合将更加多元化,包含业界唯一内置AI能力的FPGA。Altera FPGA在云端运算、数据中心、工业自动化、通
  • 关键字: 英特尔  FPGA  

芯原业界领先的嵌入式GPU IP赋能先楫高性能的HPM6800系列RISC-V MCU

  • 2024年3月4日,中国上海——芯原股份(芯原,股票代码:688521.SH)今日宣布先楫半导体(简称“先楫”)的HPM6800系列新一代数字仪表显示及人机界面系统应用平台采用了芯原的高性能2.5D图形处理器(GPU)IP。HPM6800系列产品基于RISC-V CPU内核,具备高算力、低功耗、高集成度和出色的多媒体功能,适用于汽车仪表、人机交互界面(HMI),以及电子后视镜(CMS)等需要复杂图形处理、高分辨率显示和高性能多媒体用户界面的应用。 芯原支持OpenVG的2.5D GPU IP能够
  • 关键字: 芯原  GPU IP  先楫  RISC-V MCU  

英特尔宣布成立全新独立运营的FPGA公司——Altera

  • 今天,英特尔宣布成立全新独立运营的FPGA公司——Altera。在FPGA Vision线上研讨会期间,首席执行官Sandra Rivera和首席运营官Shannon Poulin进行了分享,展示其在超过550亿美元的市场中保持领先性的战略规划,强调将通过打造集成AI功能的FPGA等举措,进一步丰富公司的产品组合,同时亦表明将持续助力客户应对不断增加的挑战。会上,Altera也作为新公司的品牌正式对外公布。Altera首席执行官Sandra Rivera表示,“现阶段,客户正面临日益复杂的技术挑战,而我们
  • 关键字: 英特尔  FPGA  Altera  

CPLD/FPGA 内部结构与原理

  • 可编程逻辑器件(Programmable Logic Device,PLD)起源于20世纪70年代,是在专用集成电路(ASIC)的基础上发展起来的一种新型逻辑器件,是当今数字系统设计的主要硬件平台,其主要特点就是完全由用户通过软件进行配置和编程,从而完成某种特定的功能,且可以反复擦写。在修改和升级PLD时,不需额外地改变PCB电路板,只是在计算机上修改和更新程序,使硬件设计工作成为软件开发工作,缩短了系统设计的周期,提高了实现的灵活性并降低了成本,因此获得了广大硬件工程师的青睐,形成了巨大的PLD产业规模
  • 关键字: FPGA  CPLD  

采用芯原NPU IP的AI类芯片已在全球出货超过1亿颗

  • 芯原股份近日宣布集成了芯原神经网络处理器(NPU)IP的人工智能(AI)类芯片已在全球范围内出货超过1亿颗,主要应用于物联网、可穿戴设备、智慧电视、智慧家居、安防监控、服务器、汽车电子、智能手机、平板电脑、智慧医疗等10个市场领域。在过去七年里,芯原在嵌入式AI/NPU领域全球领先,其NPU IP已被72家客户用于上述市场领域的128款AI芯片中。芯原的NPU IP是一款高性能的AI处理器IP,采用了低功耗、可编程和可扩展的架构设计。它可以灵活配置,以满足客户对芯片尺寸和功耗的不同要求,使之成为具有成本效
  • 关键字: 芯原  NPU IP  AI芯片  

浅谈因电迁移引发的半导体失效

  • 前言半导体产品老化是一个自然现象,在电子应用中,基于环境、自然等因素,半导体在经过一段时间连续工作之后,其功能会逐渐丧失,这被称为功能失效。半导体功能失效主要包括:腐蚀、载流子注入、电迁移等。其中,电迁移引发的失效机理最为突出。技术型授权代理商Excelpoint世健的工程师Wolfe Yu在此对这一现象进行了分析。 1、 背景从20世纪初期第一个电子管诞生以来,电子产品与人类的联系越来越紧密,特别是进入21世纪以来,随着集成电路的飞速发展,人们对电子产品的需求也变得愈加丰富。随着电子
  • 关键字: 电迁移  半导体失效  世健  Microchip  Flash FPGA  

2024年FPGA将如何影响AI?

  • 随着新一年的到来,科技界有一个话题似乎难以避开:人工智能。事实上,各家公司对于人工智能谈论得如此之多,没有热度才不正常!在半导体领域,大部分对于AI的关注都集中在GPU或专用AI加速器芯片(如NPU和TPU)上。但事实证明,有相当多的组件可以直接影响甚至运行AI工作负载。FPGA就是其中之一。对于那些了解FPGA灵活性和可编程性的人来说,这并不令人惊讶,但对许多其他人来说,这两者之间的联系可能并不明显。问题的关键在于通过软件让一些经典的AI开发工具(如卷积神经网络(CNN))针对FPGA支持的可定制电路设
  • 关键字: FPGA  AI  莱迪思  

Verilog HDL基础知识9之代码规范示例

  • 2.Verilog HDL 代码规范 模板示例//******************************************************** // //   Copyright(c)2016, ECBC  //   All rights reserved // //   File name    
  • 关键字: FPGA  verilog HDL  代码规范  

Verilog HDL基础知识9之代码规范

  • 1.RTL CODE 规范1.1标准的文件头在每一个版块的开头一定要使用统一的文件头,其中包括作者名,模块名,创建日期,概要,更改记录,版权等必要信息。 统一使用以下的文件头:其中*为必需的项目//******************************************************** // //   Copyright(c)2016, ECBC  //   All rights&nbs
  • 关键字: FPGA  verilog HDL  代码规范  

详解CPLD/FPGA架构与原理

  • 可编程逻辑器件(Programmable Logic Device,PLD)起源于20世纪70年代,是在专用集成电路(ASIC)的基础上发展起来的一种新型逻辑器件,是当今数字系统设计的主要硬件平台,其主要特点就是完全由用户通过软件进行配置和编程,从而完成某种特定的功能,且可以反复擦写。在修改和升级PLD时,不需额外地改变PCB电路板,只是在计算机上修改和更新程序,使硬件设计工作成为软件开发工作,缩短了系统设计的周期,提高了实现的灵活性并降低了成本,因此获得了广大硬件工程师的青睐,形成了巨大的PLD产业规模
  • 关键字: CPLD  FPGA  架构  
共7148条 8/477 |‹ « 6 7 8 9 10 11 12 13 14 15 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473