无论是在通讯，消费电子，计算还是工业领域，MAX II CPLD都是进行控制路径应用最好的选择，这些应用都受成本和功耗预算的约束。MAX II器件提供更低的架构、更低的功耗以及更高的密度，使之成为复杂控制应用的最理想的解决方案，包括那些以前不可能采用CPLD的应用。
关键字：
MAXII 控制路径 CPLD
MAX® II CPLD 体系结构中两个独特的功能是其他 CPLD 所不具有的：内部振荡器和 8 Kbits 非易失用户闪存 ( 请参考图 1) 。
关键字：
MAX®II 体系结构 CPLD 独特功能
随着我国航天技术的不断进步，深空测距技术受到越来越多的关注。在深空测距系统中，中频信号发生器对系统性能有着重要的意义。在USB(统一S频段)系统中，原有的模拟电路实现的发射模块存在性能不完善、输入动态范围小、可控性能差、不能适应中心频率大范围变化、体积大等问题，为了解决上述问题，可在一个标准化通用数字调制信号发生器的平台上，通过外围的控制电路，实现对载波中心频率、输出功率、调相指数、测距音通／断控制等参数的改变。
关键字：
PLD USB 测距 D/A FPGA
CPLD 最常见的应用是键盘编码器。处理器、ASSP 或者ASIC 一般无法提供足够的引脚来实现键盘功能。I/O 扩展是CPLD 很普通的功能，使处理器采用很少的I/O 便可以解码规模较大的键盘。虽然MAX® 和MAX® II 等CPLD 可以提供足够的低成本I/O，但是在键盘解码时没有必要为每一开关提供一个I/O。采用较少的连线进行键盘解码的优点在于减少了键盘到主电路板的走线数量，降低了键盘区开关矩阵的复杂度。本应用笔记解释怎样利用MAX II 器件资源来解码只有两个I/O 和一个GND 引脚的大规模开
关键字：
MAXII 模拟键盘 CPLD 编码器
Altera 的 MAX® II CPLD 系列自从推出以来，在低功耗应用上大展身手，特别是新的零功耗 MAX IIZ ，它的动态功耗和待机功耗都是业界最低的。 Altera新的零功耗 MAX IIZ CPLD ，在 CPLD 业界实现了最低的静态和动态功耗。 Altera® CPLD 能够帮助您提高性能，同时降低功耗。
关键字：
Altera 低功耗 MAXII CPLD
近年来，随着视频监控系统在各个领域的广泛应用，作为视频监近系统组成之一的多画面处理器的应用也愈来愈普遍。如使用一台九画面处理器，则可在一台监视器上同时监控9个目标，只需使用一台录像机便可对9路视频信号同时实时录像。目前多画面处理器有黑白/彩色四、九、十六画面处理器等6种类型。一般说来，多画面处理器除了有画面分割功能外，还须有视频信号切换及报警功能。
关键字：
处理器 FPGA 多画面 单片机 视频监控 设计
基于极具突破性的新型CPLD架构，MAX® II器件重新定义了CPLD的价值定位。传统意义上，CPLD由基于宏单元的逻辑阵列块（LAB）和特定的全局布线矩阵组成。对于基于宏单元的构架，随着逻辑密度的增加，布线区域呈指数性增长，因此当密度大于512宏单元时，该架构不具有高效的可升级性。
关键字：
架构 CPLD Max
PLD是可编程逻辑器件（Programable Logic Device）的简称，FPGA是现场可编程门阵列（Field Programable Gate Array）的简称，两者的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。
关键字：
基本教程 PLD FPGA 可编程逻辑
对于码分多址的扩频通信方式而言，只有当接收端本地伪码与发端伪码处于相同相位状态时，有用的信息才能被解出。因此，扩频序列相位的捕获与跟踪是扩频通信系统的关键，而伪码序列相位的捕获尤为重要。滑动相关法是常用的方法之一。扩频通信系统要求实时性，以及较高的数据处理速度，这正是FPGA的优势。所以在扩频通信系统中，大量应用FPGA芯片作为前级处理芯片。
关键字：
扩频通信 多址 FPGA 滑动相关法
FPGA在复杂逻辑电路以及数字信号处理领域中扮演者越来越重要的角色，SOC（片上系统）以其低功耗，高性能，低成本，高可靠性等优点成为嵌入式系统的发展趋势。作为一个简明的教程，主要宗旨是让初学者快速地了解FPGA/SOPC（可编程片上系统）开发的流程。目前IT技术的发展可以说是一日千里，以本人的观点来讲，如果希望在电子设计领域有所作为，则必须具备快速掌握新技术的能力。
关键字：
SOPC FPGA 快速教程 开发板
心率计是常用的医学检查设备，实时准确的心率测量在病人监控、临床治疗及体育竞赛等方面都有着广泛的应用。心率测量包括瞬时心率测量和平均心率测量。瞬时心率不仅能够反映心率的快慢。同时能反映心率是否匀齐；平均心率虽只能反映心率的快慢，但记录方便，因此这两个参数在测量时都是必要的。
关键字：
VHDL 数字式 FPGA 心率计 设计
Altera提供的FPGA具有丰富的逻辑，存储器，I/O和DSP资源，另外丰富的IP核能够帮助快速实现无线覆盖优化系统。本文主要探讨移动通信直放站和远端射频单元RRU的特点，以及Altera的FPGA是如何帮助实现无线覆盖优化应用的。
关键字：
无线网络 覆盖优化 FPGA 应用
对于利用LabVIEW FPGA实现RIO目标平台上的定制硬件的工程师与开发人员，他们可以很容易地利用所推荐的组件设计构建适合其应用的、可复用且可扩展的代码模块。基于已经验证的设计进行代码模块开发，将使现有IP在未来应用中得到更好的复用，也可以使在不同开发人员和内部组织之间进行共享和交换的代码更好服用。
关键字：
LabVIEW 代码模块 FPGA IP核
cpld／fpga介绍
您好，目前还没有人创建词条cpld／fpga!
欢迎您创建该词条，阐述对cpld／fpga的理解，并与今后在此搜索cpld／fpga的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473