首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> cpld/fpga

cpld/fpga 文章 进入cpld/fpga技术社区

基于FPGA的嵌入式以太网与Matlab通信系统设计

基于FPGA的多DSP红外实时图像处理系统

  • 多处理器系统已广泛应用于高速信号处理领域,为提高系统性能,更好地发挥多处理器优势,介绍采用基于FPGA的多DSF架构。利用FPGA作为数据调度核心,将处理器从繁杂的数据通信工作中解放出来,充分发挥了多处理器的并行工作能力,增强了系统的重构和拓展性。该系统已应用于工程实践中,以一块高密度电路板实现了从数据采集到图像校正、图像处理,以及图像显示的整个流程,能够满足对处理时间要求较高、较为复杂的图像处理算法的要求。
  • 关键字: FPGA  DSP  红外  处理系统    

基于多相滤波的数字接收机的FPGA实现

  • 摘要:给出了一种基于多相滤波的数字信道化接收机的实现方法,系统的处理带宽为875 MHz,解决了高速ADC与FPGA处理速度之间的矛盾。为了克服信道化接收机的接收盲区,采用信道重叠的方法,连续覆盖瞬时带宽。在信道化
  • 关键字: FPGA  多相滤波  数字接收机    

赛灵思收购美国AutoESL设计科技A

  •   全球可编程平台领导厂商赛灵思公司(Xilinx, Inc)宣布收购高层综合技术领先公司美国AutoESL设计科技有限公司。   通过增加高层综合技术,赛灵思进一步扩展了其技术基础和产品组合,使得公司能够把可编程平台的优势带给更广泛的企业用户群体,即那些习惯用 C、C++ 和 System C 语言进行高层抽象设计的系统架构师和硬件设计人员。同时,这也将使得赛灵思可以满足客户对工具日益提高的需求,支持电子系统级 (ESL) 设计方法,满足当今现场可编程门阵列 (FPGA) 领域复杂的设计需求。  
  • 关键字: 赛灵思  FPGA  

基于FPGA的智能营区防冲击系统设计

  • 摘要:为提高安防措施,延缓不法分子动作,确保营区安全,提出一种营区智能防冲击系统解决方案。该方案以移动物体的外形形状、车牌信息、车辆速度为输入特征,采用虚拟线圈感应、车牌识别、车辆测速、系统控制等方法
  • 关键字: FPGA  系统设计    

基于FPGA和NiosII的逆变焊接电源控制器

  • 摘要:设计了基于FPGA和NioslI软核的全数字逆变焊接电源控制器,采用变参数PID和改进的I-I型双闭环电流-弧长控制策略,并应用于数字化MIG焊接电源系统中。介绍了该电源控制器各模块的功能及设计方案,分析了MIG焊接电
  • 关键字: NiosII  FPGA  逆变焊接  电源控制器    

基于PCI接口芯片外扩FIFO的FPGA实现

基于FPGA的MIII总线与RS422通信协议转换板的设计

FPGA设计工具浅谈

FPGA硬件电路的调试

基于CPLD的多路数据采集系统的设计

  • 摘要:随着数字化生活的到来,数据采集系统在日常生活中的应用越来越显著。模拟信号和数字信号之间的转换已成为计算机控制系统中不可缺少的环节。较传统数据采集系统,以可编程逻辑器件实现的数据采集系统具有时钟频
  • 关键字: CPLD  多路数据采集  系统    

FIR滤波器的FPGA实现方法

  • 为了给实际应用中选择合适FIR滤波器的FPGA实现结构提供参考,首先从FIR数字滤波器的基本原理出发,分析了FIR滤波器的结构特点,然后分别介绍了基于FPGA的FIR滤波器的串行、并行、转置型、FFT型和分布式结构型的实现方法,对于各种实现的结构做了分析、比较以及优化处理,特别是对基于FFT的FIR滤波器与传统卷积结构进行了精确的数值计算比较,最后得出满足于低阶或高阶的各种FIR滤波器实现结构的适用范围及其优缺点,并针对实际工程应用提出了下一步需解决的问题。
  • 关键字: FPGA  FIR  滤波器  实现方法    

基于FPGA的24×24位低功耗乘法器的设计

  • 通过对现有编码算法的改进,提出一种新的编码算法,它降低功耗的方法是通过减少部分积的数量来实现的。因为乘法器的运算主要是部分积的相加,因此,减少部分积的数量可以降低乘法器中加法器的数量,从而实现功耗的减低。在部分积的累加过程中.又对用到的传统全加器和半加器进行了必要的改进,避免了CMOS输入信号不必要的翻转,从而降低了乘法器的动态功耗。通过在Altera公司的FPGA芯片EP2CTOF896C中进行功耗测试,给出了测试结果,并与现有的两种编码算法进行了比较。功耗分别降低3.5%和8.4%。
  • 关键字: FPGA  24位  低功耗  乘法器    

基于FPGA的多时钟片上网络设计

  • 本文介绍了一个基于FPGA 的高效率多时钟的虚拟直通路由器,通过优化中央仲裁器和交叉点矩阵,以争取较小面积和更高的性能。同时,扩展路由器运作在独立频率的多时钟NoC 架构中,并在一个3×3Mesh 的架构下实验,分析其性能特点,比较得出多时钟片上网络具有更高的性能。
  • 关键字: FPGA  多时钟  片上网络    

基于DSP Builder数字信号处理器的FPGA设计

  • 针对使用硬件描述语言进行设计存在的问题,提出一种基于FPGA并采用DSP BuildIer作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程,设计了一个12阶FIR低通数字滤波器,通过Quaxtus时序仿真及嵌入式逻辑分析仪signalTapⅡ硬件测试对设计进行了验证。结果表明,所设计的FIR滤波器功能正确,性能良好。
  • 关键字: Builder  FPGA  DSP  数字信号处理器    
共7021条 311/469 |‹ « 309 310 311 312 313 314 315 316 317 318 » ›|

cpld/fpga介绍

您好,目前还没有人创建词条cpld/fpga!
欢迎您创建该词条,阐述对cpld/fpga的理解,并与今后在此搜索cpld/fpga的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473