- 摘要：随着数字化生活的到来，数据采集系统在日常生活中的应用越来越显著。模拟信号和数字信号之间的转换已成为计算机控制系统中不可缺少的环节。较传统数据采集系统，以可编程逻辑器件实现的数据采集系统具有时钟频
- 关键字：
CPLD 多路数据采集 系统
- 为了给实际应用中选择合适FIR滤波器的FPGA实现结构提供参考，首先从FIR数字滤波器的基本原理出发，分析了FIR滤波器的结构特点，然后分别介绍了基于FPGA的FIR滤波器的串行、并行、转置型、FFT型和分布式结构型的实现方法，对于各种实现的结构做了分析、比较以及优化处理，特别是对基于FFT的FIR滤波器与传统卷积结构进行了精确的数值计算比较，最后得出满足于低阶或高阶的各种FIR滤波器实现结构的适用范围及其优缺点，并针对实际工程应用提出了下一步需解决的问题。
- 关键字：
FPGA FIR 滤波器 实现方法
- 通过对现有编码算法的改进，提出一种新的编码算法，它降低功耗的方法是通过减少部分积的数量来实现的。因为乘法器的运算主要是部分积的相加，因此，减少部分积的数量可以降低乘法器中加法器的数量，从而实现功耗的减低。在部分积的累加过程中．又对用到的传统全加器和半加器进行了必要的改进，避免了CMOS输入信号不必要的翻转，从而降低了乘法器的动态功耗。通过在Altera公司的FPGA芯片EP2CTOF896C中进行功耗测试，给出了测试结果，并与现有的两种编码算法进行了比较。功耗分别降低3．5％和8．4％。
- 关键字：
FPGA 24位 低功耗 乘法器
- 本文介绍了一个基于FPGA 的高效率多时钟的虚拟直通路由器，通过优化中央仲裁器和交叉点矩阵，以争取较小面积和更高的性能。同时，扩展路由器运作在独立频率的多时钟NoC 架构中，并在一个3×3Mesh 的架构下实验，分析其性能特点，比较得出多时钟片上网络具有更高的性能。
- 关键字：
FPGA 多时钟 片上网络
- 针对使用硬件描述语言进行设计存在的问题，提出一种基于FPGA并采用DSP BuildIer作为设计工具的数字信号处理器设计方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ设计流程，设计了一个12阶FIR低通数字滤波器，通过Quaxtus时序仿真及嵌入式逻辑分析仪signalTapⅡ硬件测试对设计进行了验证。结果表明，所设计的FIR滤波器功能正确，性能良好。
- 关键字：
Builder FPGA DSP 数字信号处理器
- 本文提供的解决方案可防止FPGA设计被拷贝，即使配置比特流被捕获，也可以保证FPGA设计的安全性。通过在握手令牌由MAX II器件传送给FPGA之前，禁止用户设计功能来实现这种安全性。选用MAX II器件来产生握手令牌，这是因为该器件具有非易失性，关电时可保持配置数据。而且，对于这种应用，MAX II器件是最具成本效益的CPLD。本文还介绍了采用这种方案的一个参考设计。
- 关键字：
FPGA MAX 器件 方案
- 针对传统集成电路(ASIC)功能固定、升级困难等缺点，利用FPGA实现了扩频通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核实现NCO模块，在下变频模块调用了硬核乘法器并引入CIC滤波器进行低通滤波，给出了DQPSK解调的原理和实现方法，推导出一种简便的引入π／4固定相移的实现方法。采用模块化的设计方法使用VHDL语言编写出源程序，在VIrtex-II Pro开发板上成功实现了整个系统。测试结果表明该系统正确实现了STEL-2000A的核心功能。
- 关键字：
STEL 2000 FPGA 扩频通信
- 为了在CDMA系统中更好地应用QDPSK数字调制方式，在分析四相相对移相(QDPSK)信号调制解调原理的基础上，设计了一种QDPSK调制解调电路，它包括串并转换、差分编码、四相载波产生和选相、相干解调、差分译码和并串转换电路。在MAX+PLUS II软件平台上，进行了编译和波形仿真。综合后下载到复杂可编程逻辑器件EPM7128SLC84-15中，测试结果表明，调制电路能正确选相，解调电路输出数据与QDPSK调制输入数据完全一致，达到了预期的设计要求。
- 关键字：
cpld
- 波长信号的解调是实现光纤光栅传感网络的关键，基于现有的光纤光栅传感器解调方法，提出一种基于FPGA的双匹配光纤光栅解调方法，此系统是一种高速率、高精度、低成本的解调系统，并且通过引入双匹配光栅有效地克服了双值问题同时扩大了检测范围。分析了光纤光栅的测温原理并给出了该方案软硬件设计，综合考虑系统的解调精度和FPGA的处理速度给出了基于拉格朗日的曲线拟合算法。
- 关键字：
FPGA 光纤光栅 解调系统
- 本次设计应用V /F转换器实现高分辨率AD转换，具有较高的满刻度频率响应、低功耗和较低的非线性度等特点，广泛应用于仪器仪表对温度的控制中，满足对设定温度控制稳定性的要求。在系统设计中采用CPLD实现频率计数功能，是数字系统精确测量频率一种方法:在采样时间内同时对标准频率信号和被测频率信号计数。采样完成后，把二者的计数值相比，再乘以标准频率就可以得到被测频率的精确值。
- 关键字：
CPLD AD转换 高分辨率 电路设计
- 为满足用户的多种设计需求，Altera公司 今天发布其28-nm器件系列产品，为业界提供最全面的器件选择。Altera在Cyclone V和Arria V FPGA新系列、最新扩展的Stratix V FPGA以及此前发布的HardCopy V ASIC系列中为用户提供突出不同产品优势的解决方案。
- 关键字：
Altera Stratix V FPGA
- 基于DSP和MAX1420的高速数据采集系统设计,1 引言 数据采集系统是通信与信息技术领域中重要的功能模块，应用广泛。而传统的数据采集系统大多以单片机或中规模数字电路为核心，其模数转换器(A／D转换器)采样速率较低。显然传统数据采集系统不能完全满足高速
- 关键字：
DSP 数据 采集 CPLD USB
cpld／fpga介绍
您好，目前还没有人创建词条cpld／fpga!
欢迎您创建该词条，阐述对cpld／fpga的理解，并与今后在此搜索cpld／fpga的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
