- 在一个依靠消费者对更精密产品的需求越来越高的市场里，半导体公司正在迅速地向45纳米、以及更小的高级工艺节点发展。这些技术带来了芯片质量和性能的大大提升，在系统级芯片上实现了更高级的复杂应用功能整合程度。然而，随着更多的设计进化到高级技术，半导体公司面临的设计挑战也在激增，无法确保迅速量产的风险也在提高。
- 关键字：
Cadence ICs GDSII
- 在经历了去年广受瞩目的收购风波之后，很长一段时间人们都对Cadence的前途感到忧心忡忡。而在Michael Fister黯然离职后，这种担心被进一步的放大了。不过，目前看来这种担心似乎是多虑了——Cadence亚太区总裁兼全球副总裁居龙不久前表示，其所属的这家公司目前财务状况良好。在岁末年初之时，他用一个“变”字来概括Cadence在2008年的表现。并表示新年Caden
- 关键字：
Cadence IC 数模混合 低功耗
- 【加州圣荷塞2008年12月16日】全球电子设计创新领先企业Cadence设计系统公司(纳斯达克：CDNS)，今天宣布推出Cadence® Virtuoso® Accelerated Parallel Simulator (APS), 这是其新一代电路仿真器，具有业界常用的Virtuoso Spectre® Circuit Simulator的完整精确性，用于解决所有工艺节点中最大型与最复杂的模拟与混合信号设计。作为Cadence多模式仿真解决方案（Cadence Multi-
- 关键字：
Cadence 电路仿真器
- 【加州圣荷塞2008年12月16日】全球电子设计创新领先企业Cadence设计系统公司(纳斯达克：CDNS)，今天宣布推出Cadence® Virtuoso® Accelerated Parallel Simulator (APS), 这是其新一代电路仿真器，具有业界常用的Virtuoso Spectre® Circuit Simulator的完整精确性，用于解决所有工艺节点中最大型与最复杂的模拟与混合信号设计。作为Cadence多模式仿真解决方案（Cadence Multi-
- 关键字：
Cadence 模拟与混合信号设计 仿真
- Cadence设计系统公司宣布对其企业级验证解决方案进行大幅度改良，这项举措将会帮助项目与计划负责人更好地管理复杂的验证项目，从规格到闭合的整个过程都会有更高的透明度。通过这些改良，项目经理可以更为轻松地创建验证计划，提高其所管理项目指标的范围与可调整性，并独有地结合形式验证、测试环境模拟与验证加速指标，以便于综合验证流程管理。这些新能力可以创造出更高质量的产品、更有效率的多专家验证团队，并提高项目可预测性。
人们通常采用的融合驱动型验证（CDV）方法学，如开放式验证方法学（OVM）和e 复用方
- 关键字：
Cadence 测试 OVM eRM 嵌入式软件
- Cadence设计系统公司宣布推出为半导体设计而准备的服务式软件（SaaS）。这些通过实际制造验证的、随时可用的设计环境，可以通过互联网访问，让设计团队可以迅速提高生产力，并降低风险和成本。Cadence Hosted Design Solutions可用于定制IC设计、逻辑设计、物理设计、高级低功耗、功能验证和数字实现。
Cadence Hosted Design Solutions通过提供集成的EDA软件套件以及相关的IT基础架构、计算、存储与安全网络功能，带来了一个完整的解决方案堆栈。&q
- 关键字：
Cadence 半导体 SaaS IC设计
- Cadence设计系统公司近日发布了SPB 16.2版本，全力解决电流与新出现的芯片封装设计问题。这次的最新版本提供了高级IC封装/系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计，以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装/SiP的数字、模拟、RF和混合信号IC封装设计师的效率。
设计团队将会看到，新规则和约束导向型自动化能力的推出，解决了高密度互连（HDI）衬底制造的设计方法学问题，而这对于小型化和提高功能密度来说是一个重要的促进因素，因而得以使总
- 关键字：
Cadence SPB 芯片封装 SiP
- Cadence发布了SPB 16.2版本，全力解决电流与新出现的芯片封装设计问题。这次的最新版本提供了高级IC封装/系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计，以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装/SiP的数字、模拟、RF和混合信号IC封装设计师的效率。
设计团队将会看到，新规则和约束导向型自动化能力的推出，解决了高密度互连（HDI）衬底制造的设计方法学问题，而这对于小型化和提高功能密度来说是一个重要的促进因素，因而得以使总体的封装尺寸大大
- 关键字：
封装 设计 Cadence SPB
- Allegro®推出新型超灵敏霍尔效应锁存，用于采用旋转检测系统、电源电压介于 1.65 V 至 3.5 V之间的便携式设备。此款新器件具有单个推挽输出结构，无需外部上拉电阻即能可靠运行。若器件存在充足的正磁场，则器件输出转换为低态，并在此状态下锁存，直至充足强度的负磁场将器件输出锁入高态。当在便携式设备的旋转速度和方向感应系统中使用多个传感器时，非常适合采用锁存输出。
Allegro的A1174 器件具有创新的时序，可将便携式设备的功耗降至最低。该器件可使用外部时钟及双时钟引脚设为多种
- 关键字：
Allegro 锁存 霍尔效应 便携式
- 如果你问不同的人，会得出截然相反的结论。
几年前笔者参加过某EDA产品发布会后，咨询一家国内某微电子所的专家对此意见，他说：“一套新的设计工具要20万美元！相当于我们所一年的利润，而且这只是一个设计工具！”顿时，笔者为高科技即将造福我国设计业的兴奋劲儿被冷却了。
但是你去问EDA公司，他们的观点就不同了。最典型的，记得一家EDA厂商的老总说：你不要看一件东西本身的价格有多少，而要看它实际带来的价值有多大？如果你拿一个工具可以开发一个流行的产品，带来了100万美元的
- 关键字：
EDA Cadence IC设计业 居龙先生
- 加州圣荷塞，2008年7月15日——全球电子设计创新领先企业Cadence设计系统公司（纳斯达克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，这是一种高阶综合产品，能够让设计师在创建和复用系统级芯片IP的过程中，将生产力提高10倍。C-to-Silicon Compiler中的创新技术成为沟通系统级模型之间的桥梁，它们通常是用C/C++ 和SystemC写成的，而寄存器传输级（RTL）模型通常被用于检验、实现和集成SoC。这种
- 关键字：
Cadence SoC C-to-Silicon Compiler 半导体
- Allegro® 推出全新低电压双路全桥式电动机驱动器，旨在驱动一个双极步进电动机或两个直流电动机。此新型设备面向便携式电池供电应用，是 Allegro 低电压电动机驱动器产品系列之一。此设备各输出通道额定电流为 1 A，工作电源电压范围为 2.5 V 至 9 V，主要功能包括固定关断时间 PWM 电流控制、低开态电阻 DMOS 输出和峰值电流标记输出。
可通过内部固定关断时间 PWM 稳压器或两个逻辑输入的 PWM 控制，控制各全桥输出电流。输出电流达到内部 PWM 稳压器跳闸水平并保
- 关键字：
Allegro 电压双路直流 步进电动机驱动器
- 全球电子设计创新领先企业Cadence设计系统公司（纳斯达克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，这是一种高阶综合产品，能够让设计师在创建和复用系统级芯片IP的过程中，将生产力提高10倍。C-to-Silicon Compiler中的创新技术成为沟通系统级模型之间的桥梁，它们通常是用C/C++ 和SystemC写成的，而寄存器传输级（RTL）模型通常被用于检验、实现和集成SoC。这种重要的新功能对于开发新型SoC和系统级IP，用于消费电子、无
- 关键字：
Cadence C-to-Silicon Compiler
- 全球电子设计创新领先企业Cadence设计系统公司（纳斯达克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，这是一种高阶综合产品，能够让设计师在创建和复用系统级芯片IP的过程中，将生产力提高10倍。C-to-Silicon Compiler中的创新技术成为沟通系统级模型之间的桥梁，它们通常是用C/C++ 和SystemC写成的，而寄存器传输级（RTL）模型通常被用于检验、实现和集成SoC。这种重要的新功能对于开发新型SoC和系统级IP，用于消费电子、无
- 关键字：
Cadence RTL SoC IP
cadence-allegro介绍
您好，目前还没有人创建词条cadence-allegro!
欢迎您创建该词条，阐述对cadence-allegro的理解，并与今后在此搜索cadence-allegro的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
