新型直接数字下变频器件AD6654在VHF跳频电台中的应用

摘要：介绍了新型高性能直接数字下变频（DDC）器件AD6654的主要特性，并以AD公司16位高性能信号处理器ADSP-BF533为核心，采用AD6654和数字上变频（DUC）器件AD9857成功地实现了VHF跳频电台的发射和接收。着重叙述了ADSP-BF533对AD6654进行控制的三种方式：微型口（Microport）控制方式、串行外设接口（SPI）控制方式和同步串口（Sport）控制方式，最后给出了以串行外设接口进行数字下变频控制，从ADSP-BF533异步外设接口读取AD6654并行端口数据的电路设计方案。实测结果表明：设计电路性能稳定，测试结果令人满意。 关键词：直接数字下变频 AD6654 ADSP-BF533 快跳频 分集合并 1 AD6654主要特性简介 AD6654是AD公司于2004年推出的一款新型DDC器件，主要特性如下： *片内集成有14位92.16MSPS ADC *中频采样速率达到200MHz *内部2.4V参考电压，模拟输入信号峰-峰值2.2V *模拟信号以差分方式输入，具有跟踪、保持性能 *可同时处理4/6路宽带载波信号图1*具有可编程的抽取FIR滤波器、半带宽插值滤波器和96dB动态范围的可编程AGC *三个16位可配置的并行输出端口，工作时钟达到200MHz *8/16位微型号、串行外设接口、同步串口控制接口，可以与大多数符合上述标准的接口相连接 AD6654的应用领域主要有： *多载波、多模式数字接收机 *GSM/EDGE/PHS/UMTS/WCDMA/COMA2000/TD-SCDMA *微小区系统、软件无线电、智能天线系统、无线电话 *宽带数据应用、仪器测试设备等图22 VHF战术跳频电台设计 VHF工作频率在30MHz～300MHz之间，这一频段是军事通信的重要频段。当前代表战术跳频电台最高水平的是美国Harris公司生产的FALCON II多系列战术电台，其工作频率在1.6MHz～512MHz之间，能够实现HF、VHF、UHF频带跳频通信，既有单人可携带的电台又有手持式移动终端，并且支持包括地面对地面、地面对空中、地面对卫星等多种战术通信方式。其中的RF-5800V-MP单人可携带电台，工作频率在30MHz～108MHz之间，发射功率50W，语音采用FSK调制，数字语音速率达到16kbps，传输数据时采用格型编码（TCM），能实现最高数据传输速率64kbps，同时具有同步、异步跳频组网通信的能力。FALCON II电台还能提供公用电话网和Internet IP接入服务，能够提供语音、图像、数据、无线电子邮件等服务功能。可以预见：高速跳频、高速数据传输和可靠的网络服务功能是跳频通信的主要发展方向。 本跳频电台以AD公司开发的Blackfin系列高性能16位定点DSP的ADSP-BF533为核心，采用直接数字上变频器件（AD9857）和直接数字下变频器件（AD6654）实现快跳频，跳速达到6000跳/秒，可以传输语音和数据。 系统主要参数如下： *信息速率 语音信号采用AMBE2000标准编码，信息速率4kbps，数据信息速率64kbps *信道速率 6kbps、96kbps *FEC码型 （2，1，6）型卷积编码，生成多项式[133 171]，删除后码率为2/3 *跳频速率 6000跳/秒 *调制制式 非相干8FSK *信道间隔 56kHz *跳频序列 41位gold码序列 *频点数 64、128、256 *系统带宽 50MHz *射频 30MHz～80MHz本系统在快跳频中曾综合考虑了多种非线性分集合并技术：自适应增益控制（AGC）合并、自归一化合并（SNORM）、夹断分集合并（CDC）、比率统计合并（RS）。其中AGC合并性能最好，但实现最难，其它几种实现较容易。最终在语音部分，系统采用每个码三个chip和自归一化分集合并技术。该方法性能次佳，复杂度最低，可以显著降低误比特率。 以ADSP-BF533处理器为核心构成的快速跳频电台系统框图如图1和图2所示。 在发送部分：ADSP-BF533对数据完成编码、交织、伪随机码生成以及8FSK调制，经过数字上变频器件AD9857生成跳频发射信号。ADSP-BF533以6000次/秒的频率更新AD9857输出的跳变信号。用GOLD序列产生一组伪随机码，然后以此伪随机码产生一组跳变频点，再与8FSK调制信息相结合，采用跳频数字调制方法，得到正弦波振荡输出。 在接收部分：接收射频信号经过AD6654后直接变换到基带，以16位方式并行输出。首先ADSP-BF533控制AD6654在一个定频上等待同步头，进入DSP同步拥获程序；一旦捕获到同步信号，DSP即启动跳频码序列发生器，控制查询跳频图案表产生DDS控制字，由该控制字查询预先存储在存储器中的正弦表，产生与发射机同步跳变的载波信号。待跳频同步后，将跳频的基带FSK信号解调出来，然后进行解交织，并经维特比译码后输出信息。上述跳频同步跟踪以及信道译码过程均在ADSP-BF533中完成。图63 ADSP-BG533与AD6654的几种连接方式 AD6654具有8/16位微型口、串行外设接口、同步串口控制接口，频率控制字可以通过上述三种方式写入，但同一时刻只能采用一种方式进行控制。AD6654的微型口可以工作在两种不同模式下：Intel模式（MODE=0，SMODE=0）和Motorola模式（MODE=1，SMODE=0）。Intel模式采用独立的读/写低有效使能信号控制读写操作，Motorola模式采用单一的R/W信号控制读写操作，AD6654设置上述两种模式可以灵活地与多种微处理器实现无缝连接。 图3、图4、图5分别为ADSP-BF533通过串行外设接口、同步串口、微型口与AD6654进行连接的典型方式。其中，ADSP-BF533是主设备，AD6654是从设备。 在图3中，ADSP-BF533的SCK是输出时钟；SPISS是主设备从设备选择信号，SPISS置低使能ADSP-BF533为从设备，SPISS置高使能ADSP-BF533为主设备，在这里ADSP-BF533作为主设备使用，因此置为高电平，接VDD（3.3V）；MOSI是主设备输出/从设备输入引脚，在这里作为发送数据引脚；MISO是主设备输入/从设备输出引脚，在这里作为数据输入引脚；通用I/O引脚PF2作为片选信号，与AD6654片选信号/SCS相连。AD6654的SDI是串行数据输入线，SDO是串行数据输出线，SCLK是时钟信号，STFS和SRFS分别是发送和接收帧同步信号，置为低电平，接GND，即默认为已同步。 在图4中，ADSP-BF533的SCK是输出时钟，TFS、RFS是发送和数据收的帧同步信号，DT和DR分别是发送和接收的数据。AD6654的SCLK是时钟输入信号，STFS和SRFS分别是发送和接收的帧同步信号，它们的引脚分别与ADSP-BF533的RFS、TFS引脚相连，SDO和SDI分别是输出和输入的数据。ADSP-BF533的通用I/O信号PF2作为片选信号，其引脚与AD6654的片选信号/SCS引脚相连。在图5中，ADSP-BF533通过外部总线接口单元（EBIU）与AD6654相连。在ADSP-BF533中，CLKOUT是输出时钟信号，AMS[3]是异步存储器选择信号，AWE和ARE是异步存储器写使能和读使能信号，ABE[1：0]是字节使能信号（没有使用），D[15：0]是16位数据信号，ADDR[8：1]是地址信号。在AD6654中，CPUCLK是微型口的时钟输入信号，CSn是片选信号，RDn和WRn分别是读和写信号。 通过微型口、串行外设接口以及同步串口，ADSP-BF533可以访问AD6654的内部寄存器，直接查询下变频的输出结果，但无法确定数据何时开始更新，因此对于跳频通信而言，下变频后的数据需要从并行输出口实时输出。考虑到ADSP-BF533的特点，本系统采用串行外设接口控制AD6654和16位并行接口输出数据的方式完成从射频到基带信号的转换。 4 ADSP-BF533与AD6654的16位并行输出端口的连接 AD6654具有三个16位可配置的并行输出端口，即A、B、C端口，可以工作在主从两种模式，I/Q数据可以选择交织或并行方式输出，数据位数可以选择8位或16位方式，自动增益（AGC）控制字可以选择是否输出。图6是AD6654从模式8位并行I/Q输出时序图。图中，PCLKn是AD6654的输入时钟信号，PxACK是并行口确认信号，PxREQ是并行口请求信号，Px[15:0]是并行输出端口数据，PXIQ是并行端口I/Q数据标记信号（高电平表示I路数据，低电平表示Q路数据），PXCH[2：0]是输出端口信道标记信号，PXGAIN是并行口AGC输出标记信号。AD6654并行输出口与ADSP-BF533异步外设接口的连接方法如图7所示。 在图7中，CLKOUT是ADSP-BF533的输出时钟信号，由内部主时钟分频产生，送到AD6654的时钟PCLK输入端。在该电路板初始化时，首先向ADSP-BF533控制寄存器写入命令，使得ADSP-BF533读取数据时的插入等状态为零，与AD6654工作时序完全匹配。在AD6654完成数字下变频时，向ADSP-BF533发出读取请求信号PCREQ，该信号在高电平时有效，通过ADSP-BF533的能家长I/O管脚PF15产生中断，由中断服务程序完成8位I/Q数据的读取。图中AOE是ADSP-BF533的异步存储器输出使能信号，该信号为低时表示读周期开始，AMS[3]、AOE经过或非门产生确认信号，送往AD6654的PCACK管脚，同时它的反射信号送往SN74F245的使能端G。AMS[3]是ADSP-BF533的异步存储器选择信号，（ADSP-BF533共有四块异步存储区，AMS[3]选择0x2030000～0x203FFFFF地址单元空间）；ARE是ADSP-BF533的异步存储器读信号，ABE[0]/ABE[1]是字节使能输出信号，上述四个信号经或非电路产生SN74F245的读控制信号DIR。为简化设计，ADSP-BF533的地址线ADDR[19：1]没有参与译码。5 AD6654电路板实测结果 在VHF跳频电台的研制过程中，采用AD6654作为接收机前端，省去多级混频结构，进一步简化了设计，同时有利于高速跳频接收机的实现。在调试过程中，AD6654输入的射频信号为调频波，采用100kHz的正弦波对70MHz载波信号进行FM调制，经过AD6654下变频处理后，得到数字基带信号，然后对基带信号进行功率谱分析，处理结果如图8所示。从测试结果看，经AD6654处理后的信噪比达到20dB以上。在现场测试试验中，ADSP-BF533与AD6654接口板的电路工作稳定，性能指标达到设计要求。