Cadence新芯片集成解决方案改进Virtuoso平台 作者：电子设计应用 时间：2004-03-10 来源：电子设计应用 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询 收藏 <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a635e61e&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a576c0a2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> Cadence 设计系统有限公司(纽约证券交易所代码：CDN)今日宣布，他们结合最新版本的Virtuoso Chip Editor，推出了一种新的芯片集成流程，对原先Virtuoso
加入技术交流群
评论