模拟BIST的四项基本原则

　　模拟BIST的最后原则是，必须通过与上下测试极限值的比较，将其结果输出为一个数字测量值以及合格/不合格的比特。如果要将一个模拟的电压结果送至片外做特性描述，它就可能遭到损坏，并且可能需要混合信号ATE。一个未在片上与极限值比较过的数字结果可能需要用ATE去捕捉和分析数字字，而不是单个比特，这就不能使用最常见的测试模式语言WGL(波形生成语言)和STIL(标准测试界面语言)，以及很多低成本的测试仪。单有合格/不合格的结果将无法确定参数特性，也缺乏测量的可重复性，而这是设定测试极限的一个基本步骤。

　　了解了这些基础原则，就明白，实用PLL BIST既没有采用模拟电路，也没有使用延迟线，因此它对噪声的敏感度弱于待测PLL。例如，PLL必须每纳秒生成一个低抖动边沿，并尽量减小抖动的累积。但是，PLL BIST可以用一个预测试的低抖动时钟对边沿作欠采样，时钟通过几个数字反相器传送，这些反相器有快速的转换性能，尽量减少附加的抖动。

　　如果没有预测试的时钟，则PLL可以对相同芯片上工作在一个略为异步频率的其它PLL边沿作采样。获得的抖动测量结果是两个抖动水平之和;随机抖动不可能相互抵消。在一个直方图中增加很多这类采样，可以降低寄生噪声的影响，并且以与任何干扰相同速率采样，可以进一步降低这种影响。

　　4 模拟BIST的需求

　　过去15年来，很少有什么人提出的模拟BIST技术包含了上述所有原则。但所有这些原则都是BIST实用性与性价比的关键。开发一种实用的模拟BIST已被证明有太高的挑战性，但工程师们无疑将开发出一些包含这 些原则的技术，因为对它们的需求在不断增加。

　　SoC中正在加入更多的系统模拟功能，有更多的管脚数和门数，所有这些都推升了测试时间与测试成本。增加嵌入闪存会大大增加测试时间(远不止一分钟)，从而绝对需要多址的测试，这种要求又推动了对低管脚接入以及更多模拟测试资源的需求。