利用Cadence PCB SI分析特性阻抗变化因素

　　(如果想指定差分阻抗的，设定DiffZ0，调节线宽和spacing。)

　　D 参考1 D

　　层结构计算过阻抗之后，可以通过PCB Editor菜单的File >Export >Techfile技术文件进行保存，再利用。根据这个，可以通过程序库管理本公司阻抗设计的经验技术。

3.2　在Electrical Constraints中计算阻抗

　　PCB Editor菜单的Setup >Constraint单击Electrical constraint sets按钮，选择DiffPair Valuetab，并且单击Calculator按钮。

　　能用上述方法计算差动阻抗时，层结构Layout Cross Section是已经设定，不能修改的。

3.3　在View Trace Model Parameters中计算阻抗

　　SigXplorer菜单的Edit >Add Part，Model Type Filter选择Interconnect，选择想使用的传送线路模型，界面配置。

　　1.以SigXplorer画面的参数界面，设定层构成和材料属性，线宽和线距。

　　2.以SigXplorer画面的参数界面，在对象模型的地方进行单击右键，选择View Trace Parameters。

　　3.在View Trace Model Parameters界面内，Field Solution Results内Field solver cutoff frequency设定10GHz，Matrix设定Impedance，特性阻抗以矩阵形式被表示。(如果想使之表示差分阻抗的情况， Matrix设定Diff Impedance。)

　　D 参考2 D

　　如果在范围内设定了分步或复数的价值，View Trace Model Parameters的Parameter Values会以列表的方式列出所有的数据。

　　D 参考3 D

　　Field Solution Results栏，能表示以下的结果。
・ Capacitance
・ Die. Conductance
・ Inductance
・ Linear Resistance
・ Modal Velocity
・ Admittance
・ Impedance
・ Diff Impedance
・ Near-End Coupling
・ Modal Delay
　　在Capacitance/ Die. Conductance/ Inductance/ Linear Resistance中，能够设定频率。

4、各参数和特性阻抗Z0的关系

　　本项，使用「在3.3 View Trace Model Parameters的阻抗计算」介绍的功能，确认各参数和特性阻抗Z0的关系。

4.1　计算单线的特性阻抗Z0

　　Z0和各参数的关系如下图，研究只变化一个参数的时候，特性阻抗Z0的变化。

　　
4.1.1　用图表表示在线宽W和让特性阻抗Z0的关系

　　线宽W在0.13～0.23mm范围内，以0.01mm间隔变化了11点的时候，特性阻抗Z0的变化。

　　从这个图表可以看出，线宽W变大，特性阻抗变小。线宽W变大的话，导体与参考面之间的电容C和导体的电感L也变大，不过，对特性阻抗Z0的影响是因为电容C变大。默认的电容C和电感L的价值。「电容C =110.2pF, 电感L=286nH」