首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> vhdl.programming

vhdl.programming 文章

高云半导体自主研发的逻辑综合工具Gowin Synthesis支持VHDL硬件描述语言

  • 全球增长最快的可编程逻辑公司-广东高云半导体科技股份有限公司(以下简称“高云半导体”)近日宣布,高云半导体自主研发的逻辑综合工具Gowin Synthesis支持VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)硬件描述语言流程综合。VHDL语言诞生于1982年,最初是由美国国防部开发出来供美军用来提高设计可靠性和缩减开发周期的一种使用范围较小的设计语言。1987年,VHDL被IEEE确认为标准硬件描述语言。VHDL
  • 关键字: 半导体  VHDL  

一文看懂VHDL和Verilog有何不同

  •   当前最流行的硬件设计语言有两种,即 VHDL 与 Verilog HDL,两者各有优劣,也各有相当多的拥护者。VHDL 语言由美国军方所推出,最早通过国际电机工程师学会(IEEE)的标准,在北美及欧洲应用非常普遍。而 Verilog HDL 语言则由 Gateway 公司提出,这家公司辗转被Cadence所购并,并得到Synopsys的支持。在得到这两大 EDA 公司的支持后,也随后通过了 IEEE 标准,在美国、日本及中国台湾地区使用非常普遍。  我们把这两种语言具体比较下:  1.整体结构  点评
  • 关键字: VHDL  Verilog  

VHDL语言实现的帧同步算法

  • 数字通信网中,帧同步是同步复接设备中最重要的部分,他包括帧同步码的产生和帧同步码的识别,其中接收端的帧同步识别电路的结构对同步性能的影响是主
  • 关键字: VHDL  帧同步  算法  

基于CPLD的测试系统接口设计

  • 介绍了一种用CPLD(复杂可编程逻辑器件)作为核心控制电路的测试系统接口,通过时cPLD和竹L电路的比较及cPLD在系统中实现的强大功能,论述了CPLD在测试系
  • 关键字: EDA  CPLD  测试系统接口  VHDL  

基于VHDL逻辑电路设计与应用

  • 随着集成电路技术的高速发展,VHDL已成为设计数字硬件时常用的一种重要手段。介绍EDA技术及VHDL语言特点,以串行加法器为例,分析串行加法器的工作原理
  • 关键字: EDA  VHDL  串行加法器  

基于FPGA的Petri网的硬件实现

  • Petri网是异步并发现象建模的重要工具,Petri网的硬件实现将为并行控制器的设计提供一种有效的途径.本文在通用的EDA软件Max+PlusII中,研究了基本Petr
  • 关键字: EDA技术  FPGA  VHDL  Petri网  

基于FPGA的数字密码锁

  • 基于FPGA的数字密码锁-本文介绍了一种以FPGA 为基础的数字密码锁。采用自顶向下的数字系统设计方法, 将数字密码锁系统分解为若干子系统, 并且进一步细划为若干模块, 然后用硬件描述语言VHDL 来设计这些模块, 同时进行硬件测试。
  • 关键字: VHDL  FPGA  液晶显示驱动  QuartusII  

引入EDA技术进行数字电路设计的方案

  • 本文介绍了EDA技术主要特点和功能,并对将EDA技术引入到数字电路设计工作方案进行了探讨。
  • 关键字: EDA技术  PCB  SOC芯片  VHDL  

基于VHDL语言为核心的EDA技术在医学中的应用

  • VHDL超高速集成电路硬件描述语言是随着集成电路系统化和高度集成化逐步发展起来的,是一种用于数字系统设计、测试,面向多领域、多层次的IEEE标准硬件描述语言。
  • 关键字: VHDL  Max+PlusⅡ  EDA  

VHDL设计的串口通信程序

  • 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位,8个数据位,1个结束位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x104,对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步。
  • 关键字: VHDL  串口通信  PC机  

基于CPLD的字符叠加器的设计

  • 本文提出一种基于CPLD的简易字符叠加器,具有成本低、抗干扰性能好等特点,适用于视频监控。由于采用了CPLD器件,增强了系统集成度和设计灵活性。
  • 关键字: 字符叠加器  RAM  CPLD  VHDL  

VHDL编码中面积优化探讨

  • 功能强大的EDA开发软件和专业的综合工具的不断发展,使应用VHDL进行PLD设计变得更简单、更快捷。但决不能忽视VHDL语言的使用。随着所设计电路规模的增大,对有限的芯片资源的利用率问题就显得尤其重要。在不影响速度要求前提下,应尽可能地进行面积优化。适当地进行编码是优化设计的重要保障,对高质量、高效率地完成VHDL是十分有意的。
  • 关键字: VHDL  编码  面积优化  

EDA中的车载DVD位控主要VHDL源程序

FPGA系列相关图书介绍

基于FPGA的数字式心率计的设计实现

  • 心率计是常用的医学检查设备,实时准确的心率测量在病人监控、临床治疗及体育竞赛等方面都有着广泛的应用。心率测量包括瞬时心率测量和平均心率测量。瞬时心率不仅能够反映心率的快慢。同时能反映心率是否匀齐;平均心率虽只能反映心率的快慢,但记录方便,因此这两个参数在测量时都是必要的。
  • 关键字: VHDL  数字式  FPGA  心率计  设计  
共251条 1/17 1 2 3 4 5 6 7 8 9 10 » ›|

vhdl.programming介绍

您好,目前还没有人创建词条vhdl.programming!
欢迎您创建该词条,阐述对vhdl.programming的理解,并与今后在此搜索vhdl.programming的朋友们分享。    创建词条

热门主题

FPGA    DSP    MCU    示波器    步进电机    Zigbee    LabVIEW    Arduino    RFID    NFC    STM32    Protel    GPS    MSP430    Multisim    滤波器    CAN总线    开关电源    单片机    PCB    USB    ARM    CPLD    连接器    MEMS    CMOS    MIPS    EMC    EDA    ROM    陀螺仪    VHDL    比较器    Verilog    稳压电源    RAM    AVR    传感器    可控硅    IGBT    嵌入式开发    逆变器    Quartus    RS-232    Cyclone    电位器    电机控制    蓝牙    PLC    PWM    汽车电子    转换器    电源管理    信号放大器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473