新闻中心

EEPW首页 > 手机与无线通信 > 设计应用 > 软件无线电的功率:一种针对功率设计SDR的整体方法(07-100)

软件无线电的功率:一种针对功率设计SDR的整体方法(07-100)

—— The power of software defined radio: a holistic approach to designing SDRs for power
作者:赛灵思公司数字信号处理部高级营销经理 Manuel Uhm时间:2009-03-02来源:电子产品世界

  由于像美国联合战术系统(JTRS)这样的计划,软件定义的()早已被证实。然而,有许多问题严重地制约着的广泛部署,其中相当重要的问题就是

本文引用地址:http://www.eepw.com.cn/article/91920.htm

  是在设计每一个子系统时的主要考虑因素,特别是因为它们要消耗比硬件更多的。例如,为了获得预期的通信距离(依赖于链路的状况,典型值为5-10千米数量级),射频(RF)前端必须具备足够的发射功率。同样,对于靠电池工作的设备,RF前端、调制解调器和加密处理子系统的功耗都直接影响设备的寿命。此外,对由调制解调器产生的热量进行散热的能力直接影响到设备的寿命,并且甚至可能影响到能在机箱中同时处理的通道数,且有更多的影响。

  因此,降低一个SDR的功率有许多好处,这些好处可能甚至包括通过购买更少的备用电池而降低运营费用。在此,为了获得其中的一些好处,我们谈论的重点将放在降低SDR调制解调器功耗的整体方法上。

  降低功耗的硬件方法

  为了降低调制解调器中的功耗,大多数人首先注意的就是在处理过程中的硬件,其中,通常包含现场可编程门阵列(FPGA)、数字信号处理器(DSP)和通用目的处理器(GPP)。区分任何硬件器件的两个功耗源—静态功耗和动态功耗—是至关重要的。静态功耗是一个已加电但不活跃的器件所消耗的固有功率,由晶体管的电流泄漏所控制。另一方面,动态功耗是由活跃使用的器件所消耗的功率,该功率受到若干变量的影响,包括电源电压、对外部存储器的访问次数、数据带宽等等。检测两种类型的功耗是至关重要的,特别是在设备具有一个通常接收比发射更长的占空周期的情形下。在GPP和甚至DSP的情形下,像频率调节、电压调节和电源关闭模式这样的电源管理功能已经变得日益普遍。然而,关于FPGA又是什么情况呢?

 

  图1 用于降低SDR功耗的一种真正的整体方法要采用来自每一个象限的多种技术。

  有许多方法可以用来降低FPGA中的静态或动态功耗,其中许多方法不是可以同时应用的。一些降低静态功耗的方法包括三极栅氧化层电源门控。


上一页 1 2 3 下一页

关键词: 无线电 功率 SDR

评论

技术专区

关闭