从平行到串行背板的设计简要
——
加入技术交流群
从平行到串行背板的设计简要
数字电路的平行连接方法和背板在现代电子系统刚出现时就已经存在了。
在这些系统中， PCI， 自从做为32位33MHz ; 芯片到芯片的连接标准出现于上个世纪90年代初， 已突出成为一个广泛渗透的线路连接和背板驱动技术。 ; 经过这些年， PCI已经 从32位33MHz ; 提升到了64位66 MHz ， 最近已达到64位133MHz ， 并有计划在将来发展到266MHz 或更高。
许多系统工程师把PCI不仅视为一个芯片到芯片的连接技术， 并把它迁转应用到背板中子板与子板的连接上。 ; 虽然PCI在原来意图中不是为背板， 甚至中板的应用而设计的， 许多工程师还是成功地设立了含有PCI的系统， 这些系统运用PCI完成芯片与芯片以及板与板(背板)的连接。
平行背板， 不管是PCI或是专有平行连接方案， 在工业界很好的运用了许多年。 ; 随着对系统带宽的要求不断增加， 平行背板连接面临着挑战。 带宽增加使集成电路制造商和系统工程师们不得不使用更宽的数据总线(16→32→64→128 位) 和更高的频率(33 MHz→ 66 MHz→133 MHz )。 ; 在数据总线宽度和频率之外， 最主要还有总线长度及材料、宽阔、高频并且很长的总线有很多糟糕的效应。 ; 因为传输线串扰，反射和地弹等造成的信号噪音以及时沿误差会限制住大型高速背板的用处。
在这些系统中， PCI， 自从做为32位33MHz ; 芯片到芯片的连接标准出现于上个世纪90年代初， 已突出成为一个广泛渗透的线路连接和背板驱动技术。 ; 经过这些年， PCI已经 从32位33MHz ; 提升到了64位66 MHz ， 最近已达到64位133MHz ， 并有计划在将来发展到266MHz 或更高。
许多系统工程师把PCI不仅视为一个芯片到芯片的连接技术， 并把它迁转应用到背板中子板与子板的连接上。 ; 虽然PCI在原来意图中不是为背板， 甚至中板的应用而设计的， 许多工程师还是成功地设立了含有PCI的系统， 这些系统运用PCI完成芯片与芯片以及板与板(背板)的连接。
平行背板， 不管是PCI或是专有平行连接方案， 在工业界很好的运用了许多年。 ; 随着对系统带宽的要求不断增加， 平行背板连接面临着挑战。 带宽增加使集成电路制造商和系统工程师们不得不使用更宽的数据总线(16→32→64→128 位) 和更高的频率(33 MHz→ 66 MHz→133 MHz )。 ; 在数据总线宽度和频率之外， 最主要还有总线长度及材料、宽阔、高频并且很长的总线有很多糟糕的效应。 ; 因为传输线串扰，反射和地弹等造成的信号噪音以及时沿误差会限制住大型高速背板的用处。
; ; 面对着一系列象3G无线， 10Gb 以太， OC192， 以及类似的高性能新技术的应用， 设计工程师必须找到高速可靠和低价格的解决方案。 ; 于是人们转向存储领域借鉴可行的方法，它就是高速串行连接技术。 ; 串行连接用在串行背板上有很多明显好过平行背板的地方。 ; 首先而且最重要的是可靠的高性能。 ;
; ; ; 串行连接先将并行信号在 "局域" PCB板一边收入， 然后把它们转换成串行码流(并变串)送上背板一边 (图3)。 ; 时钟信号在发送端被调制在数据里然后在接收端被时钟数据恢复线路(CDR)抽取出来(图4)。 例如， 8， 10， 或者12位的平行数据可以进入 SerDes (并串/串并转换) 器件， 这个器件然后产生含有时钟调制在内的串行数码流。
缩减面积:
通过将"局域"平行数据转为串行， 大量减少线条个数， 从而减少背板尺寸。 ; 背板PCB是许多系统里面最贵和最大的， 它的实际尺寸往往是系统机架不能减小的原因。
另外， 串行背板允许在"局域"PCB和背板之间使用小的物理接口， 进一步减小系统尺寸及复杂性， 基本上是11:1的缩减。 ; 2个主要使用串行背板的原因: ; 1) 可靠的高数据量， 和2) 背板PCB面积减少。 其中2) ; 是靠小机架尺寸和较少的PCB层数来实现， 以得到低成本。
减低噪音:
现有的串行信号利用差分接收和驱动缓冲器。 它们使用比传统单端信号小得多的信号幅度。 ; 减小了的信号幅度能节省能耗， 但更重要的是能明显地减低噪音。 ; 低噪音的好处可表现为降低了的RFI/EMI (无线/电磁辐射干扰)， 减少了的地弹和传输线效应包括串扰及反射。
增加带宽:
设计工程师从并行背板转向串行背板设计时面临许多选择。 例如， 一个工程师需要把一个PCI 32b/33MHz ， 或者说1.056Gbps (32b x 33MHz )， ; 的原有设计在"局域"一边和在背板上做转换， 他可以选择一个SerDes 把平行PCI "局域" 数据收进， 做并/串转换， 然后以 1Gbps一路串行输出; 或者他可以选择使用4路SerDes， 每路8位数据和256Mbps带宽。 ; 第三种选则是进一步提高串行码率。 ; 用今天的SerDes技术， 工程师可以采用慢速SerDes加多通道设计，也可以使用高速SerDes结合少通道甚至于单通道设计。 ; SerDes 器件从低端的155Mbps直到高端的10Gbps, ; 运用2种信号- 低压差分(LVDS)和电流模式(CML)信号。
一般来讲， LVDS工作在155Mbps和1.25Gbps之间， 而CML在600Mbps和10Gbps之间。 ; LVDS和CML信号可以互通， 但要有外接电阻做电平转换。 由于上述原因， 设计者在开始用SerDes前先弄清楚串行背板现在和将来的要求是很重要的。
升级路径:
串行背板的许多好处之一是， 随着系统带宽的增加， 串行连接的速率可随之而增。 ; 若采用好的高速背板设计流程， 这种能力可以实现。
以莱迪思产品来说， 用户可以增加串行背板的性能而不需要掉换SerDes器件。 ; 比如， 用户可以只简单地上调SerDes参考时钟而把速率从155Mbps增加到850Mbps， 或， 依所用的莱迪思产品而定， 从600Mbps增加到3.7Gbps。
数字电路的平行连接方法和背板在现代电子系统刚出现时就已经存在了。
在这些系统中， PCI， 自从做为32位33MHz ; 芯片到芯片的连接标准出现于上个世纪90年代初， 已突出成为一个广泛渗透的线路连接和背板驱动技术。 ; 经过这些年， PCI已经 从32位33MHz ; 提升到了64位66 MHz ， 最近已达到64位133MHz ， 并有计划在将来发展到266MHz 或更高。
许多系统工程师把PCI不仅视为一个芯片到芯片的连接技术， 并把它迁转应用到背板中子板与子板的连接上。 ; 虽然PCI在原来意图中不是为背板， 甚至中板的应用而设计的， 许多工程师还是成功地设立了含有PCI的系统， 这些系统运用PCI完成芯片与芯片以及板与板(背板)的连接。
平行背板， 不管是PCI或是专有平行连接方案， 在工业界很好的运用了许多年。 ; 随着对系统带宽的要求不断增加， 平行背板连接面临着挑战。 带宽增加使集成电路制造商和系统工程师们不得不使用更宽的数据总线(16→32→64→128 位) 和更高的频率(33 MHz→ 66 MHz→133 MHz )。 ; 在数据总线宽度和频率之外， 最主要还有总线长度及材料、宽阔、高频并且很长的总线有很多糟糕的效应。 ; 因为传输线串扰，反射和地弹等造成的信号噪音以及时沿误差会限制住大型高速背板的用处。
在这些系统中， PCI， 自从做为32位33MHz ; 芯片到芯片的连接标准出现于上个世纪90年代初， 已突出成为一个广泛渗透的线路连接和背板驱动技术。 ; 经过这些年， PCI已经 从32位33MHz ; 提升到了64位66 MHz ， 最近已达到64位133MHz ， 并有计划在将来发展到266MHz 或更高。
许多系统工程师把PCI不仅视为一个芯片到芯片的连接技术， 并把它迁转应用到背板中子板与子板的连接上。 ; 虽然PCI在原来意图中不是为背板， 甚至中板的应用而设计的， 许多工程师还是成功地设立了含有PCI的系统， 这些系统运用PCI完成芯片与芯片以及板与板(背板)的连接。
平行背板， 不管是PCI或是专有平行连接方案， 在工业界很好的运用了许多年。 ; 随着对系统带宽的要求不断增加， 平行背板连接面临着挑战。 带宽增加使集成电路制造商和系统工程师们不得不使用更宽的数据总线(16→32→64→128 位) 和更高的频率(33 MHz→ 66 MHz→133 MHz )。 ; 在数据总线宽度和频率之外， 最主要还有总线长度及材料、宽阔、高频并且很长的总线有很多糟糕的效应。 ; 因为传输线串扰，反射和地弹等造成的信号噪音以及时沿误差会限制住大型高速背板的用处。
; ; 面对着一系列象3G无线， 10Gb 以太， OC192， 以及类似的高性能新技术的应用， 设计工程师必须找到高速可靠和低价格的解决方案。 ; 于是人们转向存储领域借鉴可行的方法，它就是高速串行连接技术。 ; 串行连接用在串行背板上有很多明显好过平行背板的地方。 ; 首先而且最重要的是可靠的高性能。 ;
; ; ; 串行连接先将并行信号在 "局域" PCB板一边收入， 然后把它们转换成串行码流(并变串)送上背板一边 (图3)。 ; 时钟信号在发送端被调制在数据里然后在接收端被时钟数据恢复线路(CDR)抽取出来(图4)。 例如， 8， 10， 或者12位的平行数据可以进入 SerDes (并串/串并转换) 器件， 这个器件然后产生含有时钟调制在内的串行数码流。
缩减面积:
通过将"局域"平行数据转为串行， 大量减少线条个数， 从而减少背板尺寸。 ; 背板PCB是许多系统里面最贵和最大的， 它的实际尺寸往往是系统机架不能减小的原因。
另外， 串行背板允许在"局域"PCB和背板之间使用小的物理接口， 进一步减小系统尺寸及复杂性， 基本上是11:1的缩减。 ; 2个主要使用串行背板的原因: ; 1) 可靠的高数据量， 和2) 背板PCB面积减少。 其中2) ; 是靠小机架尺寸和较少的PCB层数来实现， 以得到低成本。
减低噪音:
现有的串行信号利用差分接收和驱动缓冲器。 它们使用比传统单端信号小得多的信号幅度。 ; 减小了的信号幅度能节省能耗， 但更重要的是能明显地减低噪音。 ; 低噪音的好处可表现为降低了的RFI/EMI (无线/电磁辐射干扰)， 减少了的地弹和传输线效应包括串扰及反射。
增加带宽:
设计工程师从并行背板转向串行背板设计时面临许多选择。 例如， 一个工程师需要把一个PCI 32b/33MHz ， 或者说1.056Gbps (32b x 33MHz )， ; 的原有设计在"局域"一边和在背板上做转换， 他可以选择一个SerDes 把平行PCI "局域" 数据收进， 做并/串转换， 然后以 1Gbps一路串行输出; 或者他可以选择使用4路SerDes， 每路8位数据和256Mbps带宽。 ; 第三种选则是进一步提高串行码率。 ; 用今天的SerDes技术， 工程师可以采用慢速SerDes加多通道设计，也可以使用高速SerDes结合少通道甚至于单通道设计。 ; SerDes 器件从低端的155Mbps直到高端的10Gbps, ; 运用2种信号- 低压差分(LVDS)和电流模式(CML)信号。
一般来讲， LVDS工作在155Mbps和1.25Gbps之间， 而CML在600Mbps和10Gbps之间。 ; LVDS和CML信号可以互通， 但要有外接电阻做电平转换。 由于上述原因， 设计者在开始用SerDes前先弄清楚串行背板现在和将来的要求是很重要的。
升级路径:
串行背板的许多好处之一是， 随着系统带宽的增加， 串行连接的速率可随之而增。 ; 若采用好的高速背板设计流程， 这种能力可以实现。
以莱迪思产品来说， 用户可以增加串行背板的性能而不需要掉换SerDes器件。 ; 比如， 用户可以只简单地上调SerDes参考时钟而把速率从155Mbps增加到850Mbps， 或， 依所用的莱迪思产品而定， 从600Mbps增加到3.7Gbps。
评论