新闻中心

EEPW首页 > EDA/PCB > 设计应用 > 承受业界强度的模拟器件

承受业界强度的模拟器件

——
作者:Joshua Israelsohn时间:2005-09-09来源:EDN电子设计技术收藏
承受业界强度的模拟器件
几十年的工艺开发大多着眼于提高逻辑电路的密度与速度。最小门尺寸已经从微米级缩小到100nm以下。然而,我们周围的世界并没有同步缩小,所以,对许多应用来说,信号、噪声和非周期事件仍与过去一样大或者更大。作为I/O设计师该怎么办?
  要点
  高电压模拟工艺的改进能实现更高的集成度和模拟电路与数字电路的更有效混合。
  随着亚微米高电压工艺进一步确立自己的地位,芯片制造商和 OEM 设计者将需要重新考虑功能分割的方法。
  随着工作电压和信号电压的提高,考虑保护电路以应对异常情况和故障情况这一要求也在提高。

  当代高速逻辑器件供应商都喜欢把自己的产品想像成技术领域的中心,也许他们是对的。但是,在信息到达这一中心之前,它必须由外围的信息源传送过来,而且经处理的信息要成为有用的东西,还得返回到外围信息源——这是一个由人、机器及自然环境组成的杂乱的非硅片世界。不管那些抱住数字内核不放的供应商的最热切的愿望如何,自然世界——远离方便而又熟悉的、偶然为自己利益服务的抽象概念——却保持不变的模拟状态。
  毫无疑问,模拟 IC 技术正在走逻辑器件的老路,即更小的信号摆幅,更高的集成度,以及与普通 CMOS 及其变体工艺相关的规模经济。实际上,由于使用比最先进工艺老几代的制造设备,模拟 IC 和 混合信号 IC业已受益于在这些已大幅降价的设备上实现高产的低电压工艺,从而进一步降低了生产成本。于是,数伏电压的模拟信号工艺取得了巨大的商业成功,并使那些在CMOS IC 技术领域内应用这种模拟工艺的公司有了深刻的印象。
  尽管低电压信号工艺是经济的,但这一技术几乎不适合于某种应用的物理接口,因为这种接口规定了模拟 I/O 结构的电气条件。因此,尽管工业应用能代表与可靠的接口电路相关的要求和设计挑战,但在测量仪器、医疗电子、汽车系统、通信与消费电子等多种多样的环境中,仍会发生类似的问题。然而,直至不久前,此类应用大多数依赖于演进多年但却几乎不大偏离其演进轨道的半导体制造工艺。同时,驱使低电压 IC 设计师采用更小几何尺寸的经济动力可能对必须适应大信号摆幅的芯片制造商不利(附文“小尺度的经济性”)。最近,一些主要的模拟信号半导体和混合信号半导体制造商已偏离了这一趋势,开发出更紧凑的新工艺,并仍然保留I/O功能所需的可靠性。

本文引用地址:http://www.eepw.com.cn/article/8434.htm

  可能的小尺度工艺
  器件层(如栅极氧化层)的介质击穿常常限制着某种特定工艺和器件设计的工作电压。但是,这种观点从工艺角度把工作电压看作一个参数。只要在工艺规定的信号电压极限内能获得足够的 SNR,这种观点就是合理的。确实,考虑到每次信号转换时为杂散电容充电所需的电能 EC=C(ΔV)2/2,低工作电压带来的节能效果是不相称的。
  但是,工业应用的观点则完全不同。在这种情况下,标称信号电压是给定的,一般是


关键词: Analog Devices

评论


相关推荐

技术专区

关闭