针对未来的任务关键设计应采用那种耐辐射平台？(06-100)

　　暴露在恶劣的太空环境下的系统必须能在各种极端的条件下正常工作，且不丧失任何功能。太空系统在其生命期内采集的信息若有任何微小偏差，都可能会对整个数据作出错误的诠释。由于这些太空系统都是执行特别重要任务的系统，在设计时就必须考虑多个因素，除了功耗、系统重量、体积和发射时间等因素外，系统的可靠性是最主要关键。例如，执行太空任务的卫星必须能够在整个生命期内 (通常是数十年) 耐受各种恶劣的环境条件。就可靠性而言，在太空运行的系统面临最大的挑战也许是持续的辐射轰击。提高系统的耐辐射能力正迅速成为系统工程师的一项重要技能，必须在进行设计前早就考虑这个问题，即设计通常是由选择系统的半导体器件开始。

　　当今的太空产业正迅速向开发更快、成本更低、智能化程度更高及卫星任务配置更灵活的方向发展。与大多数设计一样，技术选择受到一系列复杂因素的制约。卫星可看成由两个截然不同的系统组成，即运载舱(bus)和有效载荷 (payload)。虽然对于有效载荷来说，可靠性也非常重要，但其故障不大可能危及整个卫星任务。然而，对于可靠性极为重要的运载舱来说，一个失效就会削弱或毁坏整个卫星。因此，为其选择的解决方案必须具备很高的可靠性，能够抵抗那些可导致单事件翻转 (SEU) 的辐射；而SEU免疫力在卫星设计中更特别是不可或缺的，因为重离子或中子对器件的轰击可能导致其逻辑状态发生暂时性改变，导致器件不能正确运作。

　　一直以来，系统设计人员都采用抗辐射ASIC器件 (即RH-ASIC) 来设计太空系统。现有数种强化ASIC的技术可使ASIC在卫星轨道的环境条件中具备辐射免疫力或稳定性。尽管在太空系统中使用ASIC能满足特定的需求和太空任务的性能要求，但是有其它因素的存在削弱了ASIC对当今太空任务的吸引力。举例说，当技术指标突然变更，已经交出去制备ASIC的设计便无法接纳这种变更。这往往会导致设计回炉，从而增加整体成本，以及造成整个项目进度的延误。

　　此外，为了配合卫星发射的有利时机，设计人员面对极大的时间压力。错过发射时机的代价将是一连串的负面后果：卫星不能及时升空，使得卫星运营商的收入遭受损失；依赖于卫星携带科学仪器的天文学家可能会错过观察某一天文事件千载难逢的机会；整个项目的延误可能影响卫星运营商的未来业务。不过，随着FPGA的问世，设计人员现可采用灵活的平台来应对设计后期的设计变更，而且不会延误进度。

　　RH-ASIC和各类FPGA (包括SRAM FPGA、以反熔丝和Flash为基础的器件) 之间的利弊权衡，会使到太空系统设计人员因应具体的应用而做出不同的选择。一般说来，RH-ASIC门密度最高、重量最轻、功耗最低；但缺乏FPGA所具备的灵活性。而且，就设计工具、验证时间和非经常性工程 (NRE) 成本而言，RH-ASIC都较为高昂。而无论基于哪种技术的FPGA，均具备在板卡布局完成后实现设计更改的灵活性，因此能缩短部件的交付时间，且拥有成本低、无NRE费用及延误风险小。

　　此外，以反熔丝或 Flash 为基础的非挥发性FPGA还具有其它优点，如单芯片设计的设计安全性和固件错误免疫力，使其成为极具吸引力的太空应用解决方案。虽然以SRAM为基础的FPGA (主要用于有效载荷应用中) 可提供高门密度解决方案，而且在发射前后都可重新配置，但其功耗较大，而且相比于RH-ASIC或非挥发性FPGA需要更复杂的外部部件。

　　在卫星领域中，评估SEU能力的标准为线性能量转移阈值 (LETth)，也就是器件容易发生SEU的最小辐射强度。对于大多数太空应用，这个参数应超过37MeV-cm2/mg，器件达到这个LETth指标才适合大多数太空应用。除SEU指标外，设计人员还须考虑器件所能承受的电离辐射总量。一般采用两种方法来评估；一是测试受一束电离流辐射的器件，直到辐射破坏该器件的性能指标；一是在同样辐射条件下测试直到器件完全失效。这些计量方法分别称作总电离剂量参数 (TID参数) 和TID泛函。典型的RH-ASIC器件的TID泛函值预期可达到200 Krad (Si)以上，以满足大多数中等地球轨道 (MEO)、高地球轨道 (HEO) 或地球同步轨道 (GEO) 卫星的要求，即为100至300 Krad (Si)。

　　与非挥发性FPGA或RH-ASIC相比，以SRAM为基础的FPGA更容易受中子引发的SEU 影响。这是因为在太空的极端条件下，这些以SRAM为基础的 FPGA会因重离子轰击而出现功能崩溃，使到其可靠性降低，从而导致系统故障。来自宇宙射线中的重离子很容易在SRAM单元中或附近沉积足够多的电荷，因此导致SEU、丢失信号或错误信号的产生；无论是哪种情况发生都会使到器件故障。由于在以SRAM为基础的FPGA中，逻辑配置数据存储于SRAM开关中，这些开关容易出现配置扰乱，意味着电路的走线和功能可能被破坏。这类错误非常难检测和纠正，并且几乎不可能预防，因为配置开关在整个SRAM FPGA的数据位中占据了90%。在SRAM FPGA中用于存储配置数据的SRAM存储单元，在LETTH低于5MeV-cm2/mg的情况下就可能导致SEU事件出现。50 到100 Krad (Si) 时的TID性能往往达不到典型的工业要求，因工业应用有时会要求TID指标超过200 Krad。