新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 混合信号测试新结构——同步及存储磁心

混合信号测试新结构——同步及存储磁心

作者:■ 美国国家仪器(NI)公司时间:2005-04-28来源:eaw收藏

引言
当前电子设计的趋势是复合功能化以及更广泛地使用模拟、数字混合技术。在设计、建模和测试诸如3G手机及机顶盒等混合了视频、音频及数据信号的系统时,需要紧密集成与基频采样频率、失真和触发特性相匹配的数字及模拟数据采集和发生硬件。模拟及数字仪器不再是具有完全相异的定时引擎和不匹配模拟性能的独立系统。另外,随着这些具有类似时钟的设备在全球范围内广泛地制造,产品必须在极宽的温度范围内具有稳定性和性能一致性,以便进行可靠的、高性能的功能测试。
设计的同步及存储磁心(SMC)作为一种针对高速模块化仪器的通用结构回应了测试多种设备需求的挑战。具有以下特点:灵活的输入及输出数据传送磁心;每个通道高达256 MB的高速;精确定时及同步引擎。
组成基于SMC的复合信号测试工具的三种仪器在采样速率及灵活性方面相匹配,分别为:100MS/s、14位高分辨率数字化仪( PXI-5122);100 MS/s、16位任意波形发生器( PXI-5421);100HHz数字波形发生器/分析器(NI PXI-6552)。

本文引用地址:http://www.eepw.com.cn/article/5477.htm

输入及输出数据传送磁心
SMC结构的磁心是一个现场可编程门阵列控制器,DataStream FPGA(DSF),它是仪器的“CPU”。处理所有的指令,检查所有触发器和时钟、外部信号路由、并管理仪器和主机之间的波形传输。
DSF中有两个主要的数据传送磁心。其中输入磁心用于进行高速模拟波形数字化及数字波形输入。输出磁心用于进行高速模拟波形生成及数字波形输出。DSF中的数据传送磁心管理数据及指令处理、事件触发、触发器及标识路由选择、波形缓冲链接及循环,以及内部设备通信总线。SMC结构如图1所示。
存储子系统由两个存储区组成,每个存储区都可以独立配置成为输入或输出存储体。采用此配置的2通道输入设备,例如高速2通道数字化仪,使用两个存储体获取数据。单通道任意波形发生器包含一个配置为输出的存储区,一个数字波形发生器/分析器可以使用一个存储体作为输入,另一个作为输出。 目前每个存储区的最大容量为256MB,这样每台仪器总计为512MB。每个存储区的端口是一个64位133MHz总线,每个存储区支持的吞吐量超过1GB/s。存储子系统通过NI-MITE ASIC以完整带宽连接到PCI总线上,实现主机与SMC之间的波形快速下载或上传。
输入数据传送磁心
DSF输入数据传送磁心处理来自于数字波形发生器/分析器的数字波形输入或高速数字化仪的ADC的高速数据输入流。多个独立数据采集可被各个记录获取,范围从一个缓冲器至超过两百万的较小容量记录,记录之间的重整时间仅2ms。大容量能够轻而易举地处理通信测试系统中常需的大量数据记录,这些系统用于获得信息包处理、测量时钟偏差,以及其他错误诊断测试。凭借DSF定时及同步引擎中的计数器,所有记录都能够及时与其数据源建立联系。对于PXI-5122数字化仪,通过采用时间-数字转换(TDC)技术,时间戳精度可达0.1ns。凭借深、多记录分割、0.1ns时间戳精度,以及极短的重整时间,用户能够捕捉到稀有的、偶发的或快速发生的事件,同时保持高采样速率。此项特点通过在不丢失采得波形之间的时间相干性的情况下仅采集感兴趣的部分,来增加有效存储器容量。
输出数据传送磁心
对于输出设备,例如PXI-5421任意波形发生器及PXI-6552数字波形发生器/分析器,排序指令和波形存储在同一个物理存储器中。传统任意波形发生器基于的结构是:排序波形指令存储在实体分离的SRAM存储器中,容量仅数千个字节,大大限制了能够排序的最大波形数目。SMC采取了一种独特的、灵活的方法,它将指令与同一物理存储器中的波形合成在一起,所以用户不受排序指令数目的限制。由于存储器容量高达256 MB,所以您可以给排序指令随意分配容量。仔细观察任意波形发生器的排序规格有助于理解波形和指令共享存储器的灵活性。
通过共享存储器,测试人员可以以极长序列和小波形的形式、以及短序列极大波形的形式,或者两者间均衡的形式使用存储器空间。另外还可提供32 MB及256 MB 大容量存储器等选项,最大排序规格及波形存储器的容量也可增加。传统AWG上更大量的存储器仅增加波形存储空间,不能实现排序步数或波形片段的增加。而通过复杂的片段序列(这些片段定义波形),进而可以降低此类应用的存储器要求。例如,图像帧包含许多重复的片段,或者垂直及水平同步脉冲、色同步信号及垂直消隐期间中的消隐线等。在此类应用中,大容量存储缓冲区可能不足以存储整个图像或多个图像,但可以采用存储图像的关键部分及规定帧生成的序列表来解决。此序列占用比传统AWG的SRAM指令存储器提供的更多的空间。在SMC结构中,通过配置能够存储帧的相关片段及大容量序列的存储器,可以很好解决这些问题。由于可以存储多个序列,从而测试之间没有设置时间,所以SMC输出引擎获得了最优的测试吞吐量。此特点与深存储器相结合能够显著地增加测试吞吐量,因为可以在要求不同测试序列的功能测试过程内快速地从一个序列切换到另一个序列。此功能对于需要快速依次生成一组工业标准测试模式的视频测试格外重要。

高速大容量卡上存储器
从视频到通信的许多应用中,一个主要要求是生成并采集大量波形。使用AWG进行视频测试的图像显示、数字波形生成器/分析器进行ADC 火花码测试,以及使用数字化仪进行基频调制器/解调器的误差矢量大小(EVM)测量,是要求使用大容量存储器获取以及生成波形的三个典型例子。SMC输入及输出数据传送磁心用于存储体与100 MHz仪器前端电子设备之间波形移动判断。NI的SCARAB存储控制器包含SMC和DSF,提供存储体、DSF及NI的MITE(一种集散DMA控制器)之间的接口。SCARAB有效地跟踪波形和指令在存储器中的存储位置,并在需要时从DSF及MITE中读取适当的数据。它还具有稳定地使波形以最大的采样速率读写存储器的能力,以实现大容量波形采集及生成。
SMC输入磁心将大容量存储器作为2端口FIFO缓冲器处理,以100MHz的最大采样速率将数据从数字化仪的ADC或数字波形生成器/分析器的数字通信线路移至存储体中,并使数据以PCI总线带宽流入主机。
因为存储器采用数据与指令共享方式,所以SMC输出磁心以较为复杂的方式处理存储器。它必须使数据以100 MHz的最大采样速率流入AWG的DAC或数字波形生成器/分析器的数字通信线路,同时以100 MHz最大采样速率确保的速率提取输出波形排序指令。因为序列可能包含数十万条指令,所以由于FPGA的容量限制,不可能在生成开始时编辑DSF中的所有排序指令。因此,SCARAB不仅以100 MHz的最大采样速率从深存储器中提取出波形,还实时地向DSF提供排序指令。

精确定时及同步引擎
对于通道扩展用相同类型的同步仪器(均匀同步),或者对于两种不同仪器的输入和/或输出间的紧密协调(非均匀同步),同步都是关键所在。根据定义,复合信号测试系统需要使用三种仪器(数字化仪、任意波形发生器,以及数字波形发生器/分析器)中的至少两种。其他要求同步的应用包括通信用基频I/Q信号生成及采集、消费电子产品用RGB视频信号生成及采集、24位ADC及DAC测试用24通道数字波形生成及采集等。同步的目标是能够在多个SMC仪器之间准确生成和接收波形。例如,如果有两个任意波形发生器,此目标要求两个AWG具有调整相位的能力来生成两个完全相同的波形。当所有三台设备的采样速率均为100 MHz时,必须适当注意所有设备之间的时钟及触发器分布。数十微微秒的采样时钟相位偏移调节精度、触发传播延迟及偏移校正,以及所有设备的微微秒级均方根时钟偏差,实现了集成所有三台亚毫微秒级100 MS/s设备所需的性能。
同步通过在数台设备间共享触发及参考时钟来实现。参考时钟可以由指定的“主”设备或由专用高精度时钟源提供。每台SMC仪器都具有相位与PXI 10 MHz参考时钟锁定的电压控制晶体振荡器(VCXO)。为进一步提高定时精度,还可以考虑使用基于铷或炉控晶体振荡器(OCXO)的频率源等。这些设备的精度可以超过十亿分之



关键词: NI 存储器

评论


相关推荐

技术专区

关闭