一种新型告诉浮点多DSP并行处理系统结构

　　传统的雷达信号处理系统的设计是根据具体的需求确定算法流程以及硬件结构的。这导致了系统升级的困难加大。当信号处理的内容改变、要求处理的数据量加大、改进处理算法时，必须对整个系统进行重新设计。

　　利用软件无线电的原理，可以构建通用的硬件平台，辅之以必要的软件系统，能实现各种信号处理功能。

　　本结构采用高速浮点DSP（ADSP-21161N）。ADSP-21161集成了一个性能优良的浮点DSP核和丰富的在片功能，并且提供了实用可靠的多处理器互联及并行处理的方式。以六片ADSP-21161N构成的多处理器结构具有强大的处理能力，可以完成各种高速实时信号处理功能。

　　实时信号处理要求巨大的计算量与超高速的计算速度，而现在的单片DSP很难满足要求，因此必须采用合理的多DSP并行计算结构。雷达信号处理的特点要求处理结点具有大的I/O带宽，以实现高数据吞吐能力，通用的系统还必须支持多种算法，因此应能根据不同并行算法的要求灵活地改变多DSP并行计算的拓扑结构，并提供方便多样的相互通信手段。

　　1 ADSP-21161N芯片简介

　　ADSP-21161N是美国ADI公司近斯推出的功能强大的32bit浮点DSP芯片，采用超级哈佛结构，拥有多条内部总线、高速运算单元、大容量存储器、灵活多样的外部接口。它的核心工作频率可达100MHz，外部总线工作频率可达50MHz。由于其内部包括两组处理单元，每组又运用三级流水线结构进行处理，故而运算处理速度可达达到600MIPS，以此来实现DSP的低工作频率、高处理能力的功能可以降低功耗。

　　大容量内部双端口SRAM，容量可达到1Mbit，分成两个存储区，一个周期可同时完成指令代码及操作数的存取，并可任意设置成16位、32位或48位字宽，给不同的应用带一籽方便。

　　主机（HOST）与多处理器接口无需外部电路，依靠片内总线仲裁逻辑和DMA控制器的支持，能够方便地构成紧耦合的共享总线/共享存储器的并行系统。在片的SDRAM控制器，可直接管理SDRAM，多DSP之间可以很好地协调共同使用SDRAM，从而构成一个一体化的处理系统。

　　两套双向高速LINK数据传输，每套LINK口受独立的DMA控制 器、发送/接收数据FIFO的支持，可进行最高达100MB/s的高速数据传，大大提高了并行处理能力，可借以构成松耦合的分布式并行系统。

　　另外，还有SPI接口、可编程I/O管脚（FLAG）以及同步串口等通信端口。

上一页 1 2 3 下一页