基于DSP56F8323的移相全桥软开关DC-DC变换器

1、引言　
　　　　
　　随着电力电子技术的发展，对电源的要求也越来越高。模拟电路固有的缺点:精度差，所以对放大器的线性、可处理信号的动态范围有很多限制；温度漂移大，系统调试不方便以及器件老化等问题。这些缺点使得模拟电路在一些要求较高或者对接口、兼容要求高，温度、噪声敏感的场合很难达到令人满意的效果。而随着电路集成技术得提高，数字信号处理器（DSP）的迅猛发展，其性能已经可以满足实时控制的要求；体积小重量轻，可用于小型化、便携电源；而其价格的降低，使得数字控制系统有了更为普及的应用。本文将一种新的DSP应用于移相全桥DC-DC变换器中，取得了较好的效果。主电路拓扑移相全桥变换器的工作原理，很多文献中均已给出，这里限于篇幅，不再赘述。下面先介绍一下新的DSP。

2、DSP56F8323性能介绍

2.1 DSP56F8323的内部主要资源如下：

　　(1) 一个脉宽调制模块（Pulse Width Modulator）：包括6路PWM输出口，3路电流检测输入口和3路故障信号输入口，支持自动死区设置；
　　(2)两个12位模数转换模块（ADCs）：包括24路模数转换输入口，可对2路模拟信号同时进行采样，ADC与PWM模块可由定时器Timer C同步；
　　(3)两个16位定时器单元（TMR）：对应7个管脚，Timer A与积分解码器（Quad Decoder）复用，Timer C与PWMA和ADCA复用；
　　(4)一个积分解码器模块：与Timer A复用一个管脚；
　　(5)一个FlexCAN模块（CAN Version 2.0 B-compliant）：两个管脚，分别对应数据传输与接受；
　　(6)两个异步串行通信接口模块SCIs（Serial Communication Interfaces）；　
　　(7)两个同步串行外设接口模块SPIs（Serial Peripheral Interfaces）；
　　(8)一个专门的外部中断管脚；

2.2 DSP56F8323的特点

　　DSP56F8323除了具有DSP共有的一些特点，比如哈佛结构、单周期执行乘加算法外，还具有以下一些新的特点：
　　（1）60MHZ的时钟频率。较高的时钟频率使得系统可以有较好的实时性。
　　（2）六路PWM输出口可以配置位各自独立输出也可以设置位两两互补输出，还可以有些独立，有些互补输出。比如，0，1路独立，（2，3）（4，5）互补。担需要注意的是，互补输出的设置是有固定配对的，即只可以（0，1）（2，3）（4，5）配对互补输出，而不可以将其他路配对。可以设置各路输出的极性为高有效或者低有效。高有效是指计数器计数到模寄存器的值后，PWM电路输出高电平；低有效则在此时输出低电平。
　　（3）PWM输出的两种方式：边沿对齐和中心对齐。
　　边沿对齐是指计数器计数到模寄存器的值后，PWM输出发生跳转，然后继续计数到周期寄存器的值，此时PWM再次跳转，而计数器的值清零，从零开始继续计数。此种方式和TI公司的DSP工作方式相同。
　　中心对齐是指计数器计数到模寄存器值后，PWM发生跳转，然后继续计数到周期寄存器后不是清零，而是进行减计数，再次计数到模寄存器值后，PWM再发生跳转。此中方式和TI的也相似，不过，不同于TI的是，在这种方式下，此DSP支持半周期中断。所谓半周期中断是指在计数器为零或者计数到周期寄存器值时，DSP可以自动触发中断。在中断程序种可以重载模寄存器的值，从而可以输出不对称的PWM波。这种功能可以方便地实现移相。
　　（4）8路12位AD转换器
　　AD转换的最高频率可达5MHZ,即每次AD转换只需要200ns。可通过SYNC信号触发与PWM同步。可被配置位顺序或者同时采样，各采样结果被保存到各自的结果寄存器中。支持转换结束中断、过量程中断以及过零中断。
　　（5）无需仿真器。程序可以直接从JTAG口装载入片内Flash中，并且软件自带的PCMASTER 可以实时显示各量的变化曲线，也可以在线修改程序中用到的各参数。

3、系统的框架

　　如图1所示，采用传统的移相全桥拓扑. DSP配置两对PWM信号为互补输出，根据需要设定一定的死区时间。各管的驱动信号是固定占空比，通过改变移相角来校正输出电压。 DSP的三路AD采样通道分别采样输出电压、输出电流以及原边电感电流三路信号，软件实现电压电流双闭环的PI调节。根据PI调节的输出决定移相角的大小。

图1