新闻中心

EEPW首页 > 嵌入式系统 > 牛人业话 > ARM11 s3c6410系列教程之一:时钟

ARM11 s3c6410系列教程之一:时钟

—— ARM11s3c6410系列教程之一时钟
作者:Machinnneee时间:2013-12-24来源:电子产品世界收藏

  S3C6410的作为处理器的一种常见型号,与ARM公司和三星公司对的贡献分不开。闲话少说,现在我们来揭开该处理器的时钟控制。

本文引用地址:http://www.eepw.com.cn/article/203122.htm

  对于一个来说,系统时钟的重要性不言而喻。在该处理器的数据手册中我们可以看到这样的介绍:76JZF-S core clock rate maximum is 533MHz@1.1 V, 667MHz@1.2V (VDDarm),说明该处理器最高可以达到667MHz。还有更振奋人心的消息:The clock generator consists of three PLLs (Phase Locked Loop) which generate high frequency clock signals up to 1.6GHz,在如此高的工作下,处理器的工作能力得到了大大提高。

  我们来看下友善板子的原理图:

  在该原理图中我们看到提供给S3C6410的时钟为12MHz。这不禁让我们感到迷惑,为什么在如此低的下可以实现达到500MHz-600MHz的呢?这就是ARM处理器的一个魅力也是让人不容易理解的地方。其实这是由于该处理器拥有一个相位锁存器PLL(phase locked loop)。在S3C6410中有三个PLL,一个用于设置ARMCLK,一个用于HCLK和 PCLK,一个用于外围设备的时钟设置。ARMCLK用于给ARM核提供时钟, HCLK用于AXI/AHB总线, PCLK用于 APB 总线。

  S3C6410的时钟控制器可以产生系统需要的各种时钟信号,如下图所示:

  在上图的时钟描述图中,0通道表示系统默认打开,1通道表示系统默认关闭 。当设定相应后,打开1通道,同时关闭0通道。从上图中可以看出,假如使能XTIpll ,时钟通过0通道经过FINapll利用MUXapll后到达DIVapll后,经过分频,将12MHz的时钟频率提供给ARMCLK,使ARM核工作在12MHz的时钟频率下。如果我们通过配置APLL可以使系统工作在更高的频率。我这个板子是1.1v的核心电压,所以时钟频率只能达到533MHz,若过高,就像电脑的超频一样,会产生让人后悔的结果。我们来分析下APLL如何配置,时系统时钟达到我们需要的523频率。


上一页 1 2 下一页

评论


相关推荐

技术专区

关闭