EUV光刻技术仍需克服的三个缺点

光刻技术是指在光照作用下，借助光致抗蚀剂（又名光刻胶）将掩膜版上的图形转移到基片上的技术。其主要过程为：首先紫外光通过掩膜版照射到附有一层光刻胶薄膜的基片表面，引起曝光区域的光刻胶发生化学反应；再通过显影技术溶解去除曝光区域或未曝光区域的光刻胶（前者称正性光刻胶，后者称负性光刻胶），使掩膜版上的图形被复制到光刻胶薄膜上；最后利用刻蚀技术将图形转移到基片上。

想要了解光刻技术对半导体供需稳定将会产生什么样的影响，首先要了解的是大家经常听到的 14 纳米 DRAM、4 纳米应用处理器等用语，要先说明纳米是什么意思，以及纳米前面的数字降低（精细制程转换）究竟意味着什么。

所谓的几纳米，指的是晶圆上的电路最细能做到多细，所谓 14 纳米，是指 DRAM 设计时，最小电路宽度（Design Rule）定为 14 纳米，而纳米是指十亿分之一米，这样马上就能知道 14 纳米 DRAM 的最细线宽是多少。但 14 纳米 DRAM 并非意味着所有电路都是 14 纳米宽，除了最重要的部分以外，其余部分设计上会有不同宽度的线路。而这就是即使相同 14 纳米 DRAM，各企业芯片大小也不同的原因。

从 16 纳米 DRAM 到 14 纳米 DRAM，最小电路宽度及周围电路宽度变细的话，DRAM 的芯片尺寸自然会变小。这种制程被称为精细制程转换，最近在精细制程的每一代中，芯片约变小 20% 左右的水准。这句话的意思是，如果进行精细制程转换，同一 12 英寸晶圆生产的半导体量将增加 20% 左右，即降低纳米数字（精细制程转换），是为了增加产量，降低成本。

目前光刻设备的主要光刻机是 ArF Immersion，这是以水为介质，利用光线透水时出现的折射现象的设备。该设备在生产 35 纳米上一代 DRAM 时，即使是半导体电路中最细微的部分，也可以用一道光罩，一下就刻出更精密的电路。

随着精细化到 30 纳米级以下，该设备无法一次性拍摄出最重要的部分电路图案。事实上，ArF Emergion 设备的极限是 35 纳米。因此半导体企业针对最精细的部分，设计出一种方式是将电路分为两个，因为线宽之间的间距越来越窄，单次曝光已不足以应付线宽缩小所需，于是便将曝光分为两次，这种方式叫做双重曝光（Double Patterning）。

使用 EUV 设备的话，理论上可以解决双重等多重曝光精细制程的缺点，也就是可以自然解决生产力减少和投入与产出的下跌问题。最精细的电路部分也可以使用一道光罩一次刻出来，也就是说总制程循环次数可以减少，也不会发生边缘位置误差。但实际上即使在使用 EUV 设备的 1A 纳米之后，DRAM 的低生产成长率仍未获得解决，情况反而更加恶化，其理由如下：

第一，EUV 设备的性价比低，对比于 ArF Emergion 设备只有十分之一的水准。不过目前使用 EUV 设备是克服日益恶化的多重曝光缺点的必然选择，并非因为 EUV 设备的生产率好才如此。

第二，因为目前还处于引进初期，EUV 光刻技术也仍然存在技术的困难点。不仅 EUV 设备自身硬体上的问题仍有很大改进空间，相关零部件、材料也存在诸多难题（参考下图）。

简单来说，为了正式引进 EUV 设备，需要由多层透镜和曝光吸收层（Absorber）组成的无缺陷光罩，还需要超薄膜、高强度、高均匀透射率的光罩护膜（Pellicle）以及高解析度、低照射剂量（Dose）、低气体释放度、平滑线条边缘（Edge）的光阻剂。

另外，最重要的是基于更短的曝光波长、真空环境和超精细图案，EUV 需要具有高难度的良率管理和测试技术。

第三，虽然 EUV 设备还存在许多问题，但购买这台设备本身就不容易。如前述所言，EUV 设备在全世界只有 ASML 能供应。因此三星电子、台积电、 SK 海力士、Intel 等半导体企业不得不密切关注 ASML 的 EUV 产量。

但事实上 ASML 也无法生产出如自己所愿的 EUV 设备。举例来说，镜头作为 EUV 设备最关键零组件，由德国的 Carl Zeiss 公司所供应，由于 Carl Zeiss 公司镜头组件生产设备不易增加，以及需依赖熟练员工等因素，很难快速提高产量。因此 ASML 在 2022 年生产的 EUV 光刻设备只有 55 台左右，预计今后两年内也很难大幅增加。

当然，今后如果 EUV 设备价格急速下降，每小时晶圆总处理量增加，同时相关零组件和材料情况得到明显改善的话，那么半导体产量成长率也有可能恢复到以前高水准的可能性。在此种情况下，如果没有出现大幅增加半导体存储器需求等动因，那么半导体供应过剩问题就可能被凸显出来，因此这是日后还需要再观察的问题。