新闻中心

EEPW首页 > 手机与无线通信 > 设计应用 > 基于HMC833LP6GE的宽带本振源设计

基于HMC833LP6GE的宽带本振源设计

作者:陶长亚时间:2016-05-26来源:电子产品世界收藏
编者按:为了实现宽带本振信号输出,本方案利用锁相环芯片HMC833LP6GE、数控衰减器HMC624LP4和滤波器组相结合,设计出一款高性能宽带本振源。经过实际测试,所有指标都达到了设计要求。

摘要:为了实现宽带本振信号输出,本方案利用锁相环芯片、数控衰减器HMC624LP4和相结合,设计出一款高性能宽带。经过实际测试,所有指标都达到了设计要求。

本文引用地址:http://www.eepw.com.cn/article/201605/291761.htm

引言

  宽带是通信、雷达、仪器、空间电子设备等电子系统中的关键模块,其指标高低直接影响电子系统的性能。对于宽带的设计,很多人做了深入的研究[1-2]。本文利用锁相环芯片、数控衰减器HMC624LP4和相结合,设计出一款宽带宽(400 MHz~6000 MHz)、低相噪(-100 dBc/Hz@10KHz)和高性能本振源。

1 方案设计

1.1 设计指标

  频率范围:400 MHz~6000 MHz;

  频率分辨率:3 Hz;

  相位噪声:≤-90 dBc@1kHz,≤-100 dBc@10kHz;

  输出功率范围:-2 dBm~2 dBm;

  谐波抑制:≤-40 dBc;

  杂散抑制:≤-60 dBc。

1.2 设计方案

  本设计方案原理框图如图1所示。利用Hittite公司(编者注:2014年被ADI收购)的一款宽带锁相环芯片产生400 MHz~6000 MHz输出频率。HMC833LP6GE芯片内部集成了VCO,其基本频率是1500 MHz~3000 MHz,利用内部集成的分频器和倍频器可将输出频率扩展到25 MHz~6000 MHz[3],满足本方案的频率范围要求。利用Hittite公司的数控衰减器HMC624LP4和FIRSAR公司功率放大器FGB1509A对输出信号进行功率控制,使其满足 -2 dBm~2 dBm的输出功率要求。利用对其谐波和杂散进行抑制,使本振源的输出信号满足谐波和杂散的要求。


2 关键电路设计

2.1 HMC833LP6GE电路设计

  HMC833LP6GE芯片内部集成了鉴相器、电荷泵、VCO、调制器(包括19位的整数分频器和24位的小数分频器)、倍频器和分频器,如图2所示。

  HMC833LP6GE的datasheet中给出它的归一化相位噪声是-227 dBc/Hz。在锁相环中,环路带宽以内的相位噪声由参考晶振和鉴相器噪声共同决定;环路带宽以外的相位噪声由VCO相位噪声决定。根据PLL相位噪声理论,环路带宽内的相位噪声与输出频率、鉴相频率以及噪声基底有关,具体噪声可以由公式(1)[4]表示:

(1)

  其中PDnoisefloor表示鉴相器归一化噪底,fPD表示鉴相频率,fo表示锁相环输出频率。

  如果HMC833LP6GE的底噪对相位噪声的影响起主导作用,环路带宽内的相噪为:

  如果参考信号的底噪对相位噪声的影响起主导作用,环路带宽内的相噪可以由公式(2)进行估算:

(2)

  其中PNfr表示参考信号的相噪。

  PN=-150+20log(6000/50)=-108.5dBc/Hz

  根据估算,当选用HMC833LP6GE这种具有低噪底的锁相环芯片和频率为50 MHz、相噪为-150 dBc/Hz@10kHz的参考晶振时,估算的相位噪声完全能够满足设计指标。当参考频率为50 MHz,又因为调制器的小数分频器是24位,所以频率分辨率达2.98 Hz,满足频率分辨率是3Hz的要求。

  对于HMC833LP6GE的电路设计主要是设计环路滤波器,环路滤波器具有低通特性,可以起到低通滤波器的作用,更重要的是它对环路参数调整起着决定性的作用[5]。它决定了锁相环的杂散抑制、相位噪声、环路稳定性、锁定时间以及捷变时间等重要的环路参数。所以在所有频率合成器的设计中,环路滤波器的设计都是至关重要的,环路滤波器能够滤除鉴相器输出信号的高频分量和噪声。同时在含有电荷泵的锁相环中,环路滤波器还具有把电荷泵的电流转换成压控振荡器控制电压的作用。本设计利用ADS2009仿真软件设计了四阶无源环路滤波器,如图3所示。经过实际调试,相噪满足设计要求。

2.2 预电路设计

  HMC833LP6GE输出功率测试值如表1所示。由实际测试结果可知,在400 MHz~6000 MHz频率范围内,HMC833LP6GE的最大功率是5.1dBm,最小功率是-10dBm,频率响应为15.1dB。而本方案的设计指标要求输出功率范围是 -2dBm~2dBm。为了满足方案要求,设计出一个预电路与HMC833LP6GE的输出端相连。预电路选用Hittite公司的电子数控衰减器HMC624LP4和FIRSAR公司的功率放大器FGB1509A组成。HMC624LP4有6位数字端控制,可通过FPGA送数,控制其衰减量,精度达0.5dB,衰减量为0 dB~31.5 dB[6]。FIRSAR公司的功率放大器FGB1509A使用频率范围是DC~9 GHz,在2 GHz时增益为15 dB。通过改变HMC624LP4的6位数字端控制的数据,并用频谱仪测试本振源输出端的功率,使其满足本方案输出功率范围-2 dBm~2 dBm的设计指标要求。HMC624LP4的频率、控制数据与衰减量的关系如表2所示。本振源输出功率测试结果如表3所示。通过预稳幅电路的设计,使本振源输出功满足方案要求。

2.3 滤波器组电路设计

  由于HMC833LP6GE的基本频率是1500 MHz~3000 MHz,利用内部集成的分频器和倍频器将输出频率扩展到400 MHz~6000 MHz。所以其输出的谐波和分谐波很多,必须采用滤波器组对其分段滤波,如图4所示。当输出频率为3000 MHz~6000 MHz时,使用高通滤波器BF1滤除3000 MHz以下的频率;当输出频率是1500MHz~3000MHz时,使用带通滤波器BF2滤除1500 MHz~3000 MHz以外的频率;当输出频率是750 MHz~1500 MHz时,使用带通滤波器BF3滤除750 MHz~1500 MHz以外的频率;当输出频率是400 MHz~750 MHz时,使用带通滤波器BF4滤除400 MHz~750 MHz以外的频率。使输出谐波和杂散满足本振源方案要求。

3 测试结果

  根据本方案设计的宽带本振源经调试后所有指标都满足设计要求。图5是用频谱分析仪测试宽带本振源在载波6 GHz带宽,10 kHz和50 kHz的相噪测试图,相位噪声分别是-100 dBc/Hz、-104 dBc/Hz。图6分别是4 GHz载波的谐波测试图和2 GHz载波的杂散测试图,由图6可知其测试值分别是-48 dBc、-68 dBc,满足本方案的设计指标。

4 结束语

  本方案利用锁相环芯片HMC833LP6GE、数控衰减器HMC624LP4和滤波器组相结合,设计出一款高性能宽带本振源。实现了400 MHz~6000 MHz的频率输出和-2 dBm~2 dBm的功率输出,相位噪声在-104 dBc/Hz@10kHz, 谐波、杂散抑制分别达到-48 dBc和-68 dBc。所有指标都达到了设计要求。具有较好的应用价值。

参考文献:

  [1]王华,陆必应,周智敏.超宽带高速步进频率信号源的设计[J].现代雷达:2010,32(2):83-86.

  [2]刘永智,徐盛旺,高树廷.超宽带频率合成器的设计与实现[J].电讯技术:2009,49(12):88-90.

  [3]Hittite Microwave Corporation.HMC833LP6GE Datasheet.v01.1012.

  [4]Dean Banerjee.PLL Performance,Simulation and Design[M].Santa Clara City:National Semiconductor,2003.

  [5]张厥盛,郑继禹,万心平.锁相技术[M].西安:西安电子科技大学出版社,2010,1.

  [6]Hittite Microwave Corporation. HMC624LP4 Datasheet.v09.0210.

本文来源于中国科技期刊《电子产品世界》2016年第5期第31页,欢迎您写论文时引用,并注明出处。



评论


相关推荐

技术专区

关闭