多并行处理器接收机设计与实现

对于3C120模块而言，它除了通过EMIFA接口和C6416T相通信外，还通过SPI来和C6416T相互传输数据，这样有利于数据的处理。同时，两片3C120为了能相互共享数据和存储数据，它们之间连接了一个9 Mb的DPRAM。

3 模块的通讯链路设计
接收机板中主要包括了三大通讯链路，主要介绍如下：
(1)C6416T模块中两片DSP(C6416TA和C6416TB)之间的通讯它们有两种通讯方式：DPRAM通讯、串口通讯。
两个C6416T分别与DPRAM的左、右口相连。C6416TA将要处理的数据从左口链路送入DPRAM，再通过DPRAM的右口中断管脚通知C6416TB，然后C6416TB从DPRAM的右口取走数据。C6416TB也可以用同样的方式给C6416TA传送数据。中断产生是通过写和读DPRAM的左右口邮箱来实现的，如图4所示。C6416TA写左口邮箱时，会在右口产生中断给C6416TB，然后C6416TB读左口邮箱可清除中断。左口中断的产生和清除方法也是一样。

两个C6416T通过串口1和串口2相互连接，可实现全双工通讯，同步串口的最高时钟速率可达l／4CPU时钟频率。
(2)3C120模块中两片FPGA(3C120A和3C120B)之间的通讯
它们也有两种通讯方式：DPRAM通讯、自定义I／O通讯。两片3C120通过DPRAM通讯的原理与两片C6416T相同。另外，两片3C120之间还互连了一些I／O口，在实际应用当中可以对这些I／O口进行定义，让其来完成两片3C120间的数据交换。
(3)3C120模块与C6416T模块之间的通讯它们包括两部分，两片3C120分别与所对应平行的C6416T之间的通讯。每片3C120与所对应的C6416T之间可通过EMIFA总线、SPI和中断来进行数据的交换和控制。

4 接收机板的SI仿真
信号完整性(Signal Integrity，SI)是指在信号线上的信号质量。在高速电路中来自接收端的反射信号很容易到达驱动端，如果反射信号很强，叠加的波形就有可能改变原来的逻辑状态，导致电路无法正常工作。该接收机板总线传输速率要求很高，所以在PCB布线之前，应预先进行调研，以形成规则或设计准则，从而确保设计结果不出现明显的信号完整性问题，这是SI仿真的前仿真。前仿真的过程是，首先将主要器件的IBIS仿真模型加到待布线的PCB中，定义输入参数和可能的拓扑范围，然后用Cadence运行每个可能的仿真组合，分析信号完整性的仿真结果，最后找到可以接受的数值范围，将其范围解释为PCB布线的约束条件，再进行PCB约束驱动布线。一般来说，前仿真也很难保证实际布线之后不出现信号完整性问题。所以在约束驱动布线后再次进行SI仿真，来检查是否符合信号完整性的要求，这是SI仿真的后仿真。在对该接收机板布线之前对地址线和数据线的拓扑结构进行了分析并做了前仿真，其拓扑结构分别如图5，图6所示。

从图5，图6中可以看出，地址线的网络拓扑结构在DSP的外设端未加匹配电阻，这样做的目的是为了减少PCB布线的繁琐性，但为了减少接收端反射信号对DSP端驱动信号的影响，这样做的前提首先应当保证符合信号完整性的要求。该设计中由于元器件布局的原因，DSP的地址线到其每个外设的距离相差不大，这样只需要在靠近DSP端加上匹配电阻就能符合SI的要求。当然，在DSP及其外设每端都加上匹配电阻的话，信号质量会更好，DSP数据线就采取了这种做法，由于它的数据线与其每个外设的距离不同，要保证信号完整性就不得不在靠近各器件这端的中部都加上匹配电阻。