新闻中心

EEPW首页 > 测试测量 > 设计应用 > 多并行处理器接收机设计与实现

多并行处理器接收机设计与实现

作者:时间:2009-07-15来源:网络收藏

为了检验实际布线后信号的完整性,在布线完成之后对数据线和地址线分别做了后仿真,这里只取数据线AED50和地址线AEA3的后仿真波形图,如图7,图8所示。

本文引用地址:http://www.eepw.com.cn/article/195802.htm

图7,图8中,U6为DSP,它作为驱动源,输出100 MHz的矩形波信号驱动它的外设;U7,U8为SDRAM,U10为DPRAM,U13为FPGA,它们作为DSP的外设,接收DSP发送来的信号。从这两幅图中可以看出,反射信号对数据线和地址线都有一定的影响,但都满足信号完整性的要求,同时也验证了在两种不同拓扑结构下所产生的信号质量不同。


5 测试结果
板已经设计实现。为了检测电路板的功能和性能,针对DSP和FPGA编制了所需的驱动程序,并通过各种测试程序对电路板做了大量的、长时间的各种测试。经过测试,可以确定电路板的功能已经按照设计的初衷实现,也符合板要求的技术指标。另外,对电路板上各种资源访问性能的测试结果做了统计,如表2所示。

6 结 语
板的运算能力强,通用性强,存储容量大,可以通用于各种视频图像处理、雷达信号处理和卫星信号处理等领域,目前已应用在对处理速率和存储容量要求较高的卫星接收机技术方案中。


上一页 1 2 3 4 下一页

关键词: 并行 处理器 接收机

评论


相关推荐

技术专区

关闭