新闻中心

EEPW首页 > EDA/PCB > 设计应用 > 正交幅度调制解调器的FPGA设计与仿真

正交幅度调制解调器的FPGA设计与仿真

作者:时间:2011-12-21来源:网络收藏

4 设计
DSP Builder是美国Altera公司推出的一个面向DSP开发的系统级工具,作为Matlab的一个Simulink工具箱,可以帮助设计者完成基于的DSP系统设计的整个流程。更为重要的是基于Simulink平台利用DSP Builder库进行设计时,能利用DSP Builder库的HDL Import模块将HDL文本设计转变成为DSP Builder元件,在系统的模型设计中使用,为系统的FPGA设计提供很大的方便。因此,的设计采用VHDL文本与Simulink模型图设计相结合的方法。
4.1 子模块的VHDL设计
CORDIC算法和FIR低通滤波器两个子模块可以在QuartusⅡ环境中采用VHDL代码进行设计,也可以基于Simulink平台利用DSP Builder库进行模型图设计。但是用模型图设计时,设计图会显得非常复杂、庞大,不利于阅读和排错,而VHDL代码直接描述会比Simulink模型图描述更为简便。故以上两个模块均在QuartusⅡ环境中,采用VHDL代码进行设计描述及编译。
4.2 系统模型建立
图3为基于Simulink平台建立的系统模型图。首先利用Altera DSP Builder库的HDL Import模块将设计的CORDIC算法及低通滤波器子模块对应的文本文件导入,将文本设计转变成为DSP Builder元件模块,然后按图3调用DSP Builder和Simulink库中的其他图形模块建立系统模型图,并设置相应模块参数。

本文引用地址:http://www.eepw.com.cn/article/190890.htm

j.jpg


4.3 系统验证与实现
完成模型设计之后,可以基于Simulink平台对模型进行系统,即通过Simulink中的示波器Scope查看结果(见图4)。仿真结果表明,设计电路实现了调制解调功能。然后双击SignalCompiler模块,将模型设计转换成可综合的RTL级VHDL代码,并对其进行综合、配置下载。

5 结语
本文采用了一种基于流水线CORDIC算法设计调制解调器的方法,能有效节省硬件资源,提高运算精度和速度。由于采用了FPGA来设计,可适应软件无线电的要求,设计稍作修改即可适应更多的调制方式。


上一页 1 2 3 4 下一页

评论


相关推荐

技术专区

关闭