PLL-VCO设计及制作

VCO电路的设计
VCO电路为使用上章的备注栏所介绍的库拉普振荡电路。
将线圈与电容组合，使达到设计规格的40M~60MHz。
线圈为使用FCZ50-10S。此一线圈的标准电感量为0.68μH，但是，在此将铁芯做稍微调偏，使电感量减小。
所组合的可变电容二极管为使用1SVl6l。图6所示的为1SV161所加上的电压：电容量的VR-C特性。1SV16l为CATV调谐器的电子调谐用，其容量变化比为Cmin(VR=2V)/Cmax(VR=25V)=10.5。此所使用的可变电容的控制电压(逆向电压VR)为在1~8V的范围。

(为了能够做宽广范围的谐振频率设定，选择容量比较大的可变电容二极管。频率范围为数MHz时，可将串联的电容器由1000pF变更为100pF。)

PLL-VCO基板的制作舆调整
图7所示的为所制作的PLL-VCO印刷电路基板。图(a)为零件配置图，图(b)为印刷电路基板图样。将PLL用IC，VCO，缓冲放大器配置在一块印刷电路基板上。
从PLL用IC会产生数字电路的噪声，因此，应该将PLL部与VCO电路，缓冲放大器使用个别的基板作成；但是，在此为混合在一个基板上。
在此一基板上，使用接地铜箔将PLL用IC与其它高频电路分离，并且将电源也成为个别系统，以减少数字电路的影响。
VCO电路与缓冲放大电路的铜箔也使用稍粗的图样。
调整的步骤如下所述。
▲将PLL锁栓
PLL-VCO电路为受到反馈控制的状态，称之为锁栓(Lock)。首先，假设数字设定SW的显示为5000。此时，如果PLL被锁栓，则MC145163P的LD端子（28端子）会成为″H″输出，LED会发光。PLL-VCO基板的制作舆调整
图7所示的为所制作的PLL-VCO印刷电路基板。图(a)为零件配置图，图(b)为印刷电路基板图样。将PLL用IC，VCO，缓冲放大器配置在一块印刷电路基板上。
从PLL用IC会产生数字电路的噪声，因此，应该将PLL部与VCO电路，缓冲放大器使用个别的基板作成；但是，在此为混合在一个基板上。
在此一基板上，使用接地铜箔将PLL用IC与其它高频电路分离，并且将电源也成为个别系统，以减少数字电路的影响。
VCO电路与缓冲放大电路的铜箔也使用稍粗的图样。
调整的步骤如下所述。