一种低压高线性CMOS模拟乘法器设计

摘要：提出了一种新颖的CMOS四象限模拟乘法器电路，该乘法器基于交叉耦合平方电路结构，并采用减法电路来实现。它采用0．18μm CMOS工艺，使用HSPICE软件仿真。仿真结果显示，该乘法器电路在1．8 V的电源电压下工作时，静态功耗可低至80μW，其线性输入范围达到0．3 V，-3 dB带宽可达到1 GHz，而且与先前低电压乘法器电路相比，在同样的功耗和电源电压下，具有更好的线性度。
关键词：CMOS模拟乘法器；低压；高线性；减法电路

四象限模拟乘法器是模拟信号处理系统中的重要组成单元，它被广泛地应用于锁相环、频率变换、调制与解调、自适应滤波等许多模拟信号处理电路中。目前，适应于低压工作的CMOS四象限模拟乘法器由6个级联的两输入组合结构单元(Combiner)组成，这种结构已广泛应用于射频电路中，它的NMOS管分别对源漏相接，且通过负载电阻R直接到电源。因它的输入电压可直接控制晶体管电流，因而该乘法器工作所需要的电源电压很小，其最小的电源电压是NMOS栅源电压与负载电阻上的压降之和。但是这种乘法器结构含有较多的电流支路，电阻也相对较多，一定程度上增加了版图的面积和功耗，最重要的是该结构对MOS管的匹配有严格要求，否则线性度很难保证，这样也就对制造工艺提出了较高的要求。针对这一缺点，本文提出了一种新型模拟乘法器结构，它采用减法电路来提高电路的线性度。

1 电路工作原理
1．1 设计思路
图1给出适应于低压工作的CMOS四象限模拟乘法器结构(Cornbiner)。它的输出电压为：
输出电压：

这样最终就实现了乘法运算功能。