三线制同步串行通信控制器接口设计

0 引 言
航天工程领域中，星地通讯等远距离遥测遥控是嵌入式卫星数管计算机重要功能之一，利用三线制同步串行遥测遥控通道对指令和数据进行收发操作是通信链路的重要环节。
目前许多处理器芯片都已集成了同步串行接口，但基于三线制同步串行接口的处理器并不多。利用传统设计方法所实现的三线制同步通信硬件电路接口虽然能满足一般工程设计要求，但在“低成本、小体积、低功耗和灵活性”设计理念的推动下，传统设计显然弊大于利。采用可编程逻辑器件CPLD／FPGA技术，对三线制同步串行通信接口电路进行结构设计与实现，可以大幅度减小系统体积，降低功耗，提高设计的灵活度。同时，还可以在其中增加其他逻辑功能模块，并能很方便地应用到相关的嵌入式系统中。

1 三线制同步串行通信机理
三线制同步串行通信时，发送端和接收端必须使用共同的时钟源才能保持它们之间的准确同步。为达到准确同步的目的，其中一个方法就是采用编码和解码的原理，即在发送端利用编码器把要发送的数据和发送时钟组合在一起，通过传输线发送到接收端，在接收端再用解码器从数据流中分离出接收时钟。常用的编码解码器有曼彻斯特编码解码及NRZ-L码。本文中收发信号采用的码型是NRZ-L码。
三线制同步串行通信主要包括三个信号：采样信号(也叫帧同步信号)、时钟信号和串行数据信号，其时序逻辑关系如图1所示。

从图1可看出，数据接收或发送时，首先帧同步信号先触发一个瞬时启动脉冲，之后保持低电平有效，时钟信号紧随其后，数据在时钟信号的上升沿保持稳定，并开始采样和传输，每个时钟周期收发一位字符数据，串行数据成批连续发送和接收。