新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 一种嵌入式高性能比较器

一种嵌入式高性能比较器

作者:时间:2010-01-29来源:网络

1 引言

按一般原理,器将输入信号进行,得到数字逻辑部分能够识别的数字信号[1]。 它是A/D 转换器的核心单元,其精度、速度等指标直接影响整个A/D 转换器的性能。在转换器中通常采用器级联的结构,这种结构能够提高速度、保证分辨率、降低延时和功率 消耗,同时它对输入电压范围、输入电阻以及电路面积也有很大的影响。此外,由于器件失 配、电压范围受限制等影响精度的因素的存在,引入失调校准技术则是必不可少的步骤[2-8]。

就一个速度为 1MS/s、10-bit 的逐次逼近型A/D 转换器来说,其比较器的精度要求至少应达到1/2LSB,即0.5mV,转换速率在10MHz 以上[2]。考虑到设计余量,本文所论及的比 较器能够分辨0.2mV 的电压,速度能达到20MHz,而功耗仅为8μW,其能满足A/D 转换器高精度、中速,低功耗之性能要求的优势显而易见。 在本文中,我们首先介绍比较器的基本结构,稍后再对比较器各级的具体电路加以分析, 最后给出结果分析。

2 电路结构分析

级联结构的比较器逐级放大输入信号,使之放大到数字电路可以识别的幅度。这样就可 以避免由于比较器增益过大而引起的运行不稳定现象。但是,对于一个逐次逼近型的A/D 转换器,为保证一定的速度,比较器级联的个数m 也要符合一定的规则。

利用公式 m ≈ ln(1/ r),最终得到m=6,其中r 是分辨率,这里就是1/1024[3]。比较器的恢复时间是制 约响应速度的一大因素,本设计中单级比较器的恢复时间为15ns,而级联后为1ns,恢复时 间明显缩短,且远小于时钟周期的一半,保证比较器可靠的工作。

本文设计的比较器,其前三级是带有正反馈的差分放大器,它能够迅速将输入信号建立 到数字电路可以处理的幅度,而且它结构简单,对中、高速比较器来说是较好的选择[4],而 与此相比,电路后三级则是简单的反相器。

另一方面,为达到10-bit 的分辨率,比较器之间都采用了电容耦合,通过将贮存在电容 上的失调电压与输入叠加来消除失调电压。本设计采用的是一种混合的失调校准技术,即它 同时使用了输入失调校准(IOS)和输出失调校准(OOS)技术。IOS 是通过组成单位增益 将失调电压贮存在输入耦合电容,而OOS 则是通过将输入短接,把失调电压存储在输出耦 合电容。对于相同的前置放大器,引用OOS 方法可以得到更小的剩余失调电压,并且OOS 要比IOS 中的偶合电容小,但是,OOS 的方法通常对前置放大器的增益有着严格的控制, 而IOS 方法中所组成的反馈结构,能够促使前置放大器进入工作区。因此,人们通常采用 两种方法的多级结构[5]。

2.1 第一级比较器结构

为了减小比较器小信号输出的建立时间,通常的规则是要求第一级比较器具备一定的增 益和足够大的带宽[3]。栅极交叉的正反馈可以很大程度的提高电路增益,但是为了更好达到 指标,本设计采用两级运放构成的比较器。

结构如图 1 所示, M1,M2 组成出入差分对,M5,M7,M6,M8 构成栅极交叉的、带 有正反馈的负载,这样的状态可以提高电路的增益,而且M5 和M6 要比M7 和M8 的跨导 小,使得这个电路构成弱反馈。至于M3,M4,它们则构成第二级正反馈[6]。通过优化正反馈中M3~M8 的宽长比,还可以达到减小静态电流,减小相应功耗的目的。


对其进行交流仿真,得到第一级的增益为 20dB,带宽为62.5MHz,性能明显优于一级 运放,验证了选择的正确性。

此外,第一级比较器只采用输出失调校准技术(OOS),并且失调电压是通过放大后存 储在电容上的,在这种情况下,就很容易出现耦合电容饱和现象。为了防止这种结果的产生, 设计者必须要严格的控制第一级的增益[5]。由图知,这一级比较器是通过两级运放实现。那么首先计算第一级的直流电压增益。假设



linux操作系统文章专题:linux操作系统详解(linux不再难懂)

上一页 1 2 下一页

关键词: 比较 高性能 嵌入式

评论

技术专区

关闭