语音信号的A律编解码的DSP实现

摘要：本文介绍了G．711标准的A律压缩算法的基本原理，设计出了A律编解码的软件流程框图，在以TMS320VC5416为处理器的硬件开发平台上实现了语音信号的A律压缩解压算法，并给出了C54x的汇编语言程序。
关键词：数字信号处理；语音编码；G．71l；A律

0 引言
语言压缩技术既节省了存储时所占用的存储空间，又减少了传输时所占用的带宽，而快速发展的数字信号处理(DSP)技术使得实时实现各种复杂的语音压缩算法成为可能。
国际电信联盟(ITU)1972年制定出来的一套语音压缩标准称为G．7ll，主要用于公用电话网。它用脉冲编码调制(PCM)对语音信号采样，采样率为8kHz，比特率为64kb／s。该标准下主要有两种压缩算法，一种是μ律，另一种是A律。其中欧洲和中国等国家采用A律压缩算法，美国和日本等国家采用μ律压缩算法。

1 A律压缩算法简介
A律编码的数据对象是12位精度的二进制数，它保证了压缩后的数据有5位的精度并存储到一个字节(8位)中。A律符合下式的对数压缩方程：

式中，x为归一化的输入语音信号，y为压扩后的归一化输出信号，A为压缩参数取值。由于该方程是一条连续的光滑曲线，物理上实现比较复杂。在实用中一般用13段折线近似该曲线，此时选择AA=87．6。对PCM信号，一般地，输入的模拟语音信号经过低通滤波、放大和限幅后，然后进入A／D转换器编码，常用的编码方法有2的补码和折叠二进制码两种。表l是A律压缩编码规律表，其中只给出了在抽样值为正值时，A／D转换器输出的12位二进制数(补码)是如何压缩成8位二进制数的。

2 A律算法的硬件构成
采用合众达电子的SEED-DEC5416嵌入式DSP开发板作为实现A律算法的硬件开发平台，其系统结构原理如图1所示。主处理器选择的是1 6 bit定点DSP芯片TMS320vC5416，语音信号经过差分运算放大后送入ADC进行模数转换，采样率为8kHz，量化位数为12bit，转换后的数据送入McBSP，然后对McBSP中的数据进行压缩编码，压缩后的数据送入'C5416内部的DARAM保存，还可以直接解压后经McBSP送DAC，数模转换后再送入功放模块驱动扬声器发声。其中，McBSP与ADC／DAC之间的数据交换是靠ADC／DAC提供的移位信号和帧同步信号实现的。