专栏中心

EEPW首页 > 专栏 > 基于DSP+ZYNQ平台Zynq7035/45 FPGA高速串行接口的千兆以太网UDP例程设计和使用说明

基于DSP+ZYNQ平台Zynq7035/45 FPGA高速串行接口的千兆以太网UDP例程设计和使用说明

发布人:xines 时间:2022-12-13 来源:工程师 发布文章

1、例程目的

  基于Xines广州星嵌电子Xilinx XC7Z035/45-2FFG676I 平台的Zynq7035/45 PL端高速串行接口,使用千兆以太网通讯方式来测试验证底板上的光口通信,实现以下以太网功能:

1 支持IPUDP协议,实现UDP数据收发;

2 支持ARPICMP协议,实现PING功能。


2、例程设计框图

图1基于高速串行接口的千兆以太网例程设计框图(1).jpg

1例程设计框图


1

时钟管理单元

为例程提供时钟源;

2

基于高速串行接口的千兆以太网PHY

以太网PHY,本地为GMII接口,对外是高速串行接口,可对接光口转RJ45模块,连接到外部以太网;

3

时钟域切换模块

gmii接收数据时钟域切换,ping功能模块收发数据要求在同一个时钟域;

4

Ping功能模块

支持ARPICMP协议,实现以太网PING功能;

5

UDP功能模块

支持IPUDP协议,实现UDP数据收发功能;

6

MUX复用器

ping功能模块和UDP功能模块各自gmii发送数据复用输出;

7

PHY复位模块

以太网PHY复位控制;

 

3、例程文件结构

图片2.png

2例程文件结构


4、例程使用说明4.1硬件连接

1)使用PCIE供电,连接FPGA JTAG下载线至JTAG调试口,将高速串行接口转RJ45模块插入光口笼子里面,并用千兆网线连接至PC电脑:

图片3.pngXQ6657Z35-EVM千兆网络连接示意图


2)打开电源开关。

 

4.2测试

1)本地MACIP地址:

图片4.png测试图1


2)测试环境:DSP+ZYNQ评估板 XQ6657Z35-EVM 

3)同时进行ping操作和UDP数据收发功能正常:

图片6-2.png

(以上实验数据基于XQ6657Z35-EVM评估板硬件平台测试结果


5、开发平台说明5.1、供电

USB TYPE-C/PCIe供电,12V@4A


5.2 开发资料

序号

                                            提供资料

1

核心板引脚定义说明;

2

可编辑底板原理图、可编辑底板PCB、芯片Datasheet

3

提供ZynqDSP通过SRIOEMIF16SPI等相关通讯例程;



作者:王忠亮

作者单位:广州星嵌电子科技有限公司




专栏文章内容及配图由作者撰写发布,仅供工程师学习之用,如有侵权或者其他违规问题,请联系本站处理。 联系我们

关键词: UPD DSP+FPGA ZYNQ7000 千兆网络

相关推荐

Altera的FPGA下载常见问题经验小结

地平线征程 6 系列集成 Cadence Tensilica Vision DSP,实现规模化量产,合作加速智能驾驶解决方案部署

FPGA原型验证与硬件仿真如何成为两大验证流派,又如何走向融合

高速ADC与内置嵌入式串行收发器的FPGA接口

视频 2009-05-19

TMS320LF240x DSP应用程序设计教程

莱迪思联手英伟达推出 Sensor Bridge 方案 加速边缘 AI 产品落地

电源革命:集成型电源模块的优势

ALTERA的PCI_IP Core问答集

资源下载 2007-12-13

FPGA如何同DDR3存储器进行接口?

视频 2008-06-18

LabVIEW FPGA 模块简介

视频 2009-04-01

通信接收机:DSP、软件无线电和设计

面向算法硬件加速的FPGA实现方法

面向ARM系统集成的FPGA片上系统解决方案

Altera发布最新版FPGA AI套件,为物理AI系统注入确定性动力

Altera: 采用全系列40-nm收发器FPGA和ASIC实现创新

视频 2009-07-13

5.13深圳,米尔邀您参加安路科技AEC FPGA技术沙龙

协处理器新时代:异构计算架构如何跟上AI浪潮

LabVIEW 8.20技术资料大全简介

复旦微电拟与复旦大学、国盛投资共建集成电路技术中心

EDA/PCB 2026-05-13

实时的噪声源定位系统

视频 2009-03-25
更多 培训课堂
更多 焦点
更多 视频

技术专区