- 4月26日消息,在近日举办的北美技术论坛上,台积电首次公开了N2 2nm工艺的缺陷率(D0)情况,比此前的7nm、5nm、3nm等历代工艺都好的多。台积电没有给出具体数据,只是比较了几个工艺缺陷率随时间变化的趋势。台积电N2首次引入了GAAFET全环绕晶体管,目前距离大规模量产还有2个季度,也就是要等到年底。N2试产近2个月来,缺陷率和同期的N5/N4差不多,还稍微低一点,同时显著优于N7/N6、N3/N3P。从试产到量产半年的时间周期内,N7/N6的综合缺陷率是最高的,N3/N3P从量产开始就低得多了,
- 关键字:
台积电 N2 2nm 缺陷率 3nm 5nm 7nm
缺陷率介绍
您好,目前还没有人创建词条缺陷率!
欢迎您创建该词条,阐述对缺陷率的理解,并与今后在此搜索缺陷率的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司

京ICP备12027778号-2 北京市公安局备案:1101082052 京公网安备11010802012473