1 引言
随着现代通信技术的不断发展，对频率源的要求越来越高。一方面，由于通信容量的迅速扩大，使得通信频谱不断向高端扩展;另一方面，由于频谱资源的相对匮乏，必须提高频谱利用率，进而对频率源的频谱纯度和频率稳定度都提出了更高的要求。
在无线通信领域中,为了提高频谱利用率，现代通信系统对频率合成器的精度、频率分辨率、转换时间和频谱纯度等指标提出了越来越高的要求。频率合成的方法主要有直接频率合成(DS)、间接频率合成(PLL)和直接数字频率合成(DDS)等方案。直接频率合成体积大、成本高, 有较
关键字：
X波段 PLL VCO
摘要：本文介绍了一种C波段宽带捷变频率综合器的设计方法，采用直接数字频率合成器(DDS)实现频率捷变，采用倍频链路扩展输出带宽，通过与锁相环(PLL)合成产生的本振信号混频将输出频率搬移到C波段。论述了DDS时钟电路、倍频链路以及混频部分的设计方法，并给出了达到的主要技术指标和测试结果。
引言
频率合成器是现代通讯系统必不可少的关键电路， 是电子系统的主要信号源，是决定电子系统性能的关键设备。随着系统对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高，高稳定、低相位噪声、
关键字：
变频率综合器 DDS PLL C波段 合成器 201410
1、前言
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如Altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者这种方式只消耗不多的逻辑单元就可以达到对时钟的操作目的。
2、整数倍分频器的设计
2.1 偶数倍分频
偶数倍分频器的实现非常简单，只需要一个计数器进行计数就能实现。如需要N分频
关键字：
FPGA 分频器 PLL
电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
关键字：
定时应用 PLL 振荡器 内部时钟 合成器IC技术
高性能模拟与混合信号IC领导厂商Silicon Labs(芯科实验室有限公司)今日宣布针对高速网络、通信和数据中心等当今互联网基础设施的根基，推出业界最高频率灵活性和领先抖动性能的时钟解决方案。Silicon Labs的新一代Si534x“片上时钟树“系列产品包括高性能时钟发生器和高集成度Multi-PLL抖动衰减器。这些单芯片、超低抖动时钟芯片整合了时钟合成与抖动衰减功能，设计旨在减少光传输网络、无线基础设施、宽带接入/汇聚、电信级以太网、测试和测量以及企业和数据中心设备(包
关键字：
Silicon Labs Multi-PLL 时钟
十几年前，频率控制行业推出了基于锁相环(PLL)的振荡器，这是一项开拓性创新技术，采用了传统晶体振荡器(XO)所没有的多项特性。凭借内部时钟合成器IC技术，基于PLL的XO可编程来支持更宽广的频率范围。这一突破消除了为在特定频率实现共振而切割和加工石英所需的材料加工工艺步骤。这一创新也使得对基于PLL的XO进行频率编程成为可能并且实现极短交货周期。
鉴于传统振荡器交货周期可能接近14周或更长，许多硬件设计人员渴望利用可编程振荡器获得显著的交货周期优势。不幸的是，严重的问题发生了。一些已经从传统X
关键字：
振荡器 PLL SoC
高性能模拟与混合信号IC领导厂商Silicon Labs今日宣布针对高速网络、通信和数据中心等当今互联网基础设施的根基，推出业界最高频率灵活性和领先抖动性能的时钟解决方案。Silicon Labs的新一代Si534x“片上时钟树“系列产品包括高性能时钟发生器和高集成度Multi-PLL抖动衰减器。这些单芯片、超低抖动时钟芯片整合了时钟合成与抖动衰减功能，设计旨在减少光传输网络、无线基础设施、宽带接入/汇聚、电信级以太网、测试和测量以及企业和数据中心设备(包括边缘路由器、交换机、
关键字：
Silicon Labs Si534x Multi-PLL
Analog Devices, Inc.(ADI)，全球领先的高性能信号处理解决方案提供商，最近推出了ADIsimPE™(个人版)仿真器，此款仿真器适合线性和混合信号应用，能够进行虚拟原型开发，以满足资源有限且要求产品快速上市的客户的需求。ADIsimPE由SIMetrix/SIMPLIS™仿真器供电，它使用SIMetrix SPICE仿真线性电路，如精密基准电压源、运算放大器和线性调节器以及SIMPLIS(分段线性系统仿真)，从而高速分析PLL之类的非线性电路并且能够切换电源
关键字：
Analog Devices ADIsimPower PLL
日前，德州仪器 (TI) 宣布推出支持高级频率调制功能的业界最高性能 14GHz 分数 N分频PLLatinum® 锁相环 (PLL)。该 LMX2492 提供业界最佳噪声性能，比性能最接近的同类竞争器件低 6dB，可提升射频 (RF) 灵敏度以及雷达覆盖范围及精确度。此外，该器件还支持 200MHz 的相位频率检测器、5V 充电泵电源以及 500 MHz 至 14GHz 的宽泛工作频率。LMX2492 提供工业及汽车级(1 级)版本，适用于军事与汽车雷达、微波回程、通信以及测量测试应用。 LMX2
关键字：
TI PLL LMX2492
Analog Devices, Inc. (NASDAQ:ADI)近日发布三款全新的锁相环(PLL)器件ADF5355/ADF4355-2/ADF4155，其中一款具有业界最宽的频率覆盖范围和最低的压控振荡器(VCO)相位噪声，且在单个器件中实现这些性能。ADF5355 PLL具有同类最宽的55 MHz至14 GHz频谱范围;而ADF4355-2 PLL的频谱范围为55 MHz至4.4 GHz。这些器件可供需要单片高性能宽带频率合成器的RF和微波通信系统设计人员使用。这两款PLL均集成超低相位噪声VC
关键字：
ADI PLL ADF5355
相位噪声源：
振荡器的单边带相位噪声主要特性通常如图5所示，该相位噪声(单位：dBc/Hz)在对数尺度上被绘制成偏移频率f0的函数。
实际曲线近似由一系列区间构成，每一区间的斜率为1/fx，其中X=0表示白相位噪声区间，即此时曲线斜率为0dB/decade。当X=1时，相位噪声区间则称为闪烁相位噪声，其斜率为-20dB/decade。依此类推，其它区间则对应更大的X值。X值越大的区间与载波频率越接近。
图6所示为PLL时钟发生器中相位噪声的曲线图。需要注意的是，本图与前述图5中所示的
关键字：
IC时钟 PLL 噪声 振荡器 相位抖动
我们在本系列文章的前一部分[链接]已经讨论了锁相环(PLL)的应用以及在时钟分配系统中，PLL相对于传统振荡器的优势。接下来我们将会阐述基于PLL的时钟分配系统的重要参数，这些参数都是设计时必须考虑的。例如，在实践过程中，时钟的准确时序对所有分配系统而言都非常重要。如果时钟位置偏差范围大，则可能会导致系统发生故障。时域中的这些偏差被称为“抖动”。此外，抖动又分多个类别，譬如周期性抖动、周期间抖动、RMS抖动、长期抖动以及相位抖动。在本章节，我们将重点阐述“相位抖动&
关键字：
IC时钟 PLL 噪声 振荡器 相位抖动
频率源作为电子系统的核心，是决定电子系统性能的关键设备。雷达、通信、电子侦察和对抗设备中，高性能的频率源是实现其整体设备高性能指标的关键技术之一。频率源的相位噪声和杂散抑制的性能直接影响整个系统的性能。其中采用锁相环设计的频率源具有输出频率高、频率稳定度高、频率纯、低相噪、杂散抑制好等优点。
关键字：
PLL VCO AVR
一个采用典型无源环路滤波器的PLL系统如图5所示，其中包括以I_Leakage表示的电流源，代表充电泵的泄漏电流。假定PLL是锁定的，那么I_Leakage在充电泵关断时，减少了CP保持的电量。当充电泵每PFD周期接通一次时，ICP_UP通过加上一个短的电流脉冲，补充CP损失的电量。
关键字：
PLL VCO IC
本文给出了一种简单的模型，可用来在PLL系统中准确地预测由于充电泵和/或运算放大器泄漏电流引起的基准杂散噪声的大小。知道如何预测这类噪声有助于在PLL系统设计的早期明智地选择环路参数。
关键字：
PLL VCO IC
pll-based介绍
您好，目前还没有人创建词条pll-based!
欢迎您创建该词条，阐述对pll-based的理解，并与今后在此搜索pll-based的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473