首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> fpga)

FPGA在数字信号处理中的简单应用

  •   数字信号处理技术已经成功运用于信号地滤波、语音、图像、音频、信息系统、控制和仪表设备。可编程数字信号处理器在20 世纪70 年代地引入更是使DSP 技术突飞猛进,取得巨大成功,这些PDSP 都是基于精简指令集(RISC)计算机范例的架构。它的优势源于大多说信号处理算法的乘-累加运算(MAC)都是非常密集的。通过多级流水线架构,PDSP 可以获得仅受阵列乘法器的速度限制的MAC 速度。由此可以认为FPGA 也能够用来实现MAC 单元,且具有速度优势,但是,如果PDSP 能够满足所需要的MAC 速度,那么
  • 关键字: FPGA  信号处理  

FPGA四大设计要点解析

  •   本文叙述概括了FPGA应用设计中的要点,包括,时钟树、FSM、latch、逻辑仿真四个部分。   FPGA的用处比我们平时想象的用处更广泛,原因在于其中集成的模块种类更多,而不仅仅是原来的简单逻辑单元(LE)。   早期的FPGA相对比较简单,所有的功能单元仅仅由管脚、内部buffer、LE、RAM构建而成,LE由LUT(查找表)和D触发器构成,RAM也往往容量非常小。   现在的FPGA不仅包含以前的LE,RAM也更大更快更灵活,管教IOB也更加的复杂,支持的IO类型也更多,而且内部还集成了一
  • 关键字: FPGA  Testbench  

经验总结:FPGA时序约束的6种方法

  •   对自己的设计的实现方式越了解,对自己的设计的时序要求越了解,对目标器件的资源分布和结构越了解,对EDA工具执行约束的效果越了解,那么对设计的时序约束目标就会越清晰,相应地,设计的时序收敛过程就会更可控。   下文总结了几种进行时序约束的方法。按照从易到难的顺序排列如下:   0. 核心频率约束   这是最基本的,所以标号为0。   1. 核心频率约束+时序例外约束   时序例外约束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但这还不是最完整的时序
  • 关键字: FPGA  时序约束  

零基础学FPGA(十五)Testbenth 很重要,前仿真全过程笔记(上篇)

  •   上一篇文章我介绍了一下一片简易CPU的设计,今天的课程我讲仿真,也即前仿真。这次课程,小墨同学将和大家从建立工程开始,一步步梳理testbench的书写过程,帮助大家对仿真有一个深刻的概念。以后在做项目时,不要动不动就把程序下到板子里调试,看问题不对再去改程序,再下到板子里调试,如此往返,会浪费大量的时间,简单的项目还好,但是到了大型项目的话,是不可能有这么多时间让我们这样调的。因此,小墨同学在这里说,testbench很重要,做好了仿真,可以为我们节约大量的开发时间。   下面我们开始吧~   
  • 关键字: FPGA  Testbenth   

基于FPGA的高速PID控制器设计与仿真

  •   在CNC(电脑数控)加工、激光切割、自动化磨辊弧焊系统、步进/伺服电机控制及其他由电机控制的机械组装定位运动控制系统中,PID控制器应用得非常广泛。其设计技术成熟,长期以来形成了典型的结构,参数整定方便,结构更改灵活,能满足一般控制的要求。   此类运动控制系统的被控量常为速度、角度等模拟量,被控量与设定值之间的误差值经离散化处理后,可由数字PID控制器实现的控制算法加以运算,最后再转换为模拟量反馈给被控对象,这就是PID控制中常用的近似逼近原理。   采用这种结构设计的控制系统,其性能只能与原连
  • 关键字: FPGA  PID  

基于FPGA的跨时钟域信号处理——借助存储器

  •   为了达到可靠的数据传输,借助存储器来完成跨时钟域通信也是很常用的手段。在早期的跨时钟域设计中,在两个处理器间添加一个双口RAM或者FIFO来完成相互间的数据交换是很常见的做法。如今的FPGA大都集成了一些用户可灵活配置的存储块,因此,使用开发商提供的免费IP核可以很方便的嵌入一些常用的存储器来完成跨时钟域数据传输的任务。使用内嵌存储器和使用外部扩展存储器的基本原理是一样的,如图1所示。        图1 借助存储器的跨时钟域传输   双口RAM更适合于需要互通信的设计,只要双方
  • 关键字: FPGA  存储器  

如何用PMIC快速、轻松且划算的为FPGA供电

  •   如果你是一名研究现场可编程门阵列(FPGA)的工程师,你就应该知道这些器件的高效运行需要优化的电源序列。使用离散组件来满足这些特定的电源需求通常需要一个额外的离散排序器或微控制器。然而,对于小外形尺寸应用来说,找到合适的部件常常会增加成本、时间,甚至外形尺寸,而这样就不能满足客户的技术规格了。   如果你不想这么麻烦,不妨考虑一下电源管理集成电路(PMIC)。它主要有三方面的优势:   这是一款满足你整个系统电源需要的单芯片解决方案。   他提供对所有电压轨的电源监控,使你能够确认电源轨在系统技
  • 关键字: PMIC  FPGA  

基于OTDR原理的光网络智能测试技术方案

  •   随着光通信行业的大力发展,光缆大规模部署,光网络如何全面地测试成了运营商面临的主要问题。传统的测试方式有两种:光损测试和OTDR测试法。光损测试采用光源和光功率计相结合来测试光链路的损耗,其优点是设备价格低廉,使用简单,但是需要两名技术人员才能完成,并且无法准确定位光链路的故障点及其原因。OTDR测试可以测量光纤长度、传输衰减、接头衰减和故障定位,具有测试时间短、速度快和精度高等优点,但是使用OTDR测试,测试人员对测试结果有不同的解读,很大程度上取决于使用者的经验和能力,只有专家级的测试人员才能准确
  • 关键字: OTDR  FPGA  

多路SDI信号单波长无损光传输

  •   摘要:针对目前市场上越来越多针对SDI信号的应用需求,提出了多路SDI电信号单波长光纤传输的实现方案,就方案中出现的由于FIFO“写满”或“读空”引起的SDI信号传输误码,提出了一种基于FPGA内部PLL的可控时钟,利用该时钟作为FIFO的读时钟,实现SDI信号无损传输。   引言   串行数字接口(Serial Digital Interface,简写为SDI)是针对演播室环境提出的用单根电缆来传输数字视音频信号的方式。在SMTPE-259M标准中
  • 关键字: SDI  FPGA  光纤  FIFO  PLL  数据还原  201503  

降低工业应用的总体拥有成本

  •   摘要:大约三分之一的嵌入式设计人员考虑在嵌入式应用中采用FPGA,他们认为在设计中使用FPGA过于昂贵。但是,从系统级了解总体拥有成本(TCO) (由产品生命周期中的开发、改进、替换和维护成本来衡量),您会发现FPGA是分立微控制器(MCU)/数字信号处理器(DSP)/ASSP产品灵活的竞争方案。   引言   工业自动化和过程控制生产商一直面临持续的全球竞争和经济压力,商业模式和利润不断受到威胁,不得不应对成本挑战,包括:   ● 利润和研发投入;   ● 产品及时面市压力以适应经济状况的变
  • 关键字: 嵌入式  FPGA  工业以太网  DSP  TCO  MCU  201503  

工业4.0为元器件厂商带来新机遇

  •   摘要:当前全球制造业发展越来越呈现数字化、网络化和智能化的新特征,美国提出“工业互联网”战略、德国提出“工业4.0”战略,主要意图就是抢占智能制造这一未来产业竞争制高点。工业4.0革命将建立一个高度灵活的数字化、个性化产品与服务的生产模式,并将重组产业链分工。   第四次工业革命是绿色工业革命,一系列生产函数发生从自然要素投入为特征,到以绿色要素投入为特征的跃迁,并普及至整个社会。其核心特征应该是高效节能,网络化与模块化。   工业4.0将会通过自动
  • 关键字: 工业4.0  物联网  FPGA  处理器  201503  

基于FPGA的跨时钟域信号处理——亚稳态

  •   在特权的上篇博文《基于FPGA的跨时钟域信号处理——专用握手信号》中提出了使用专门的握手信号达到异步时钟域数据的可靠传输。列举了一个简单的由请求信号req、数据信号data、应答信号ack组成的简单握手机制。riple兄更是提出了req和ack这两个直接的跨时钟域信号在被另一个时钟域的寄存器同步时的亚稳态问题。这个问题估计是整个异步通信中最值得探讨和关注的。   很幸运,特权同学找到了很官方的说法——《Application Note42:Metast
  • 关键字: FPGA  亚稳态  

【从零开始走进FPGA】教你什么才是真正的任意分频

  •   一、为啥要说任意分频   也许FPGA中的第一个实验应该是分频实验,而不是流水灯,或者LCD1602的"Hello World"显示,因为分频的思想在FPGA中极为重要。当初安排流水灯,只是为了能让大家看到效果,来激发您的兴趣(MCU的学习也是如此)。   在大部分的教科书中,都会提到如何分频,包括奇数分频,偶数分频,小数分频等。有些教科书中也会讲到任意分频(半分频,任意分数分频)原理,用的是相位与的电路,并不能办到50%的占空比,也不是很灵活。   但没有一本教科书会讲到精
  • 关键字: FPGA  DDS  

零基础学FPGA(十四)第一片IC——精简指令集RISC_CPU设计精讲

  •   不得不说,SDRAM的设计是我接触FPGA以来调试最困难的一次设计,早在一个多月以前,我就开始着手想做一个SDRAM方面的教程,受特权同学影响,开始学习《高手进阶,终极内存技术指南》这篇论文,大家都知道这篇文章是学习内存入门的必读文章,小墨同学花了一些时间在这上面,说实话看懂这篇文章是没什么问题的,文件讲的比较直白,通俗易懂,很容易入手。当了解了SDRAM工作方式之后,我便开始写代码,从特权同学的那篇经典教程里面,我认真研读代码的来龙去脉,终于搞懂了特权同学的设计思想,并花了一些时间将代码自己敲一遍,
  • 关键字: FPGA  RISC  

美高森美使用物理不可克隆功能技术增强SmartFusion2 SoC FPGA和IGLOO2 FPGA器件

  •   致力于在电源、安全、可靠和性能方面提供差异化半导体技术方案的领先供应商美高森美公司(Microsemi Corporation)宣布为其旗舰SmartFusion®2 SoC FPGA和IGLOO®2 FPGA 器件的领先网络安全功能组合加入Intrinsic-ID, B.V授权许可的物理不可克隆功能(Physically Unclonable Function, PUF) 。Intrinsic-ID是基于其专利硬件固有安全技术(Hardware Intrinsic Security
  • 关键字: 美高森美  FPGA   
共6404条 132/427 |‹ « 130 131 132 133 134 135 136 137 138 139 » ›|

fpga)介绍

您好,目前还没有人创建词条fpga)!
欢迎您创建该词条,阐述对fpga)的理解,并与今后在此搜索fpga)的朋友们分享。    创建词条

热门主题

关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473