首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> fpga ip

fpga ip 文章 进入fpga ip技术社区

2006年2月15日,海尔IC选用ARM Artisan物理IP

  •   2006年2月15日 海尔IC选用ARM Artisan®物理IP开发消费电子产品,全面的解决方案帮助中国工程师实现低功耗、高性能的IC设计。
  • 关键字: ARM  IP  

利用APTIX MP3C和Spartan-IIE FPGA实现数据系统的

  • 随着数字电路设计的规模及复杂程度的提高,对其进行测试试验证所花费的时间和费用也随之提高,所以减少测试验证成本是当前数字电路设计的关键。
  • 关键字: Spartan-IIE  APTIX  MP3C  FPGA    

基于FPGA的高级数据加密AES中的字节替换设计

  • 介绍AES中的字节替换算法原理并阐述基于FPGA的设计和实现。为了提高系统工作速度,在设计中应用了流水线技术。
  • 关键字: FPGA  AES  数据加密  字节    

QuickLogic推出嵌入式SDIO IP和SDIO设计

  •      QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA产品系列Eclipse II™的SDIO主控器IP核。为了进一步缩短客户产品设计的时间,QuickLogic同时还提供基于Eclipse II QL8325和QL8150 的SDIO参考设计。         QuickLogic所
  • 关键字: IP  QuickLogic  SDIO  嵌入式  设计  

Altium一体化设计消除FPGA到PCB障碍

  •       Altium宣布Altium 公司的最新一体化电子产品开发系统Altium Designer 6.0 极大地增强了FPGA-PCB 协同设计的能力,工程师可以充分利用FPGA 作为系统平台,而且简化大型FPGA 与物理PCB 平台的集成。       虽然人们早就认识到了FPGA 给逻辑
  • 关键字: Altium  FPGA  PCB  PCB  电路板  

德州仪器推出IP质量管理单元系统

  •   日前,德州仪器 (TI) 宣布推出一套新型的 IP 质量管理单元系统—PIQUA,该产品将使服务供应商能够在 VoIP、IP 视频、IPTV 以及因特网音乐服务方面,为个人消费者与企业用户提供高级服务质量。通过积极与 Motive 及 Viola Networks 的合作,融合了PIQUA 的TI IP 通信技术产品,可提供重要技术信息来正确管理各种新兴
  • 关键字: IP  德州仪器  质量管理单元系统  

BittWare用FPGA实现I/O开关量大于5Gbps

  •   BittWare是混合(DSP和FPGA)电路板级方案供应商,日前该公司采用ADI的TigerSHARC及Altera的FPGA技术,推出ATLANTiS Rev 2.0(新TigerSHARC使用的高级传输链路架构)、I/O切换和处理器件。   ATLANTiS采用FPGA实现,便于板外I/O通讯路由和处理,允许系统设计师们设置并动态连接。所有输入和输出均通过ATLANTiS进行路由,每簇通信量大于5GBps。ATLANTiS集成了DSP、PCI桥、PMC接口和I/O外设及板载F
  • 关键字: 5Gbps  BittWare  FPGA  I/O  

用FPGA控制CLC5958型A/D转换器实现的高速PCI数据采集卡

  • 详细介绍CLC5958的内部结构和基本用法,提出一种基于FPGA和PCI总线的高速数据采集卡设计方案,并通过仿真验证了该方案的可行性。
  • 关键字: 高速  PCI  数据采集  实现  转换器  控制  CLC5958  A/D  FPGA  

QuickLogic推出SDIO IP和SDIO参考设计

  •       QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA产品系列Eclipse II™的SDIO主控器IP核。为了进一步缩短客户产品设计的时间,QuickLogic同时还提供基于Eclipse II QL8325和QL8150 的SDIO参考设计。         Quick
  • 关键字: IP  QuickLogic  SDIO  

采用FPGA的低功耗系统设计

  •   结合采用低功耗元件和低功耗设计技术在目前比以往任何时候都更有价值。随着元件集成更多功能,并越来越小型化,对低功耗的要求持续增长。当把可编程逻辑器件用于低功耗应用时,限制设计的低功耗非常重要。本文将讨论减小动态和静态功耗的各种方法,并且给出一些例子说明如何使功耗最小化。    功耗的三个主要来源是启动、待机和动态功耗。器件上电时产生的相关电流即是启动电流;待机功耗又称作静态功耗,是电源开启但I/O上没有开关活动时器件的功耗;动态功耗是指器件正常工作时的功耗。    启动电流因器件而异
  • 关键字: FPGA  嵌入式  消费电子  

MIPS与Virage优化内核IP套件提高性能

  •       MIPS 科技与 Virage Logic宣布联合推出一个新系列的第一个内核优化 IP 套件(Core-Optimized IP Kit)。该套件由专门优化 MIPS 处理器性能的Virage Logic Area 、Speed and Power (ASAP) Memory™
  • 关键字: IP  MIPS  Virage  

ST无线IP家庭网络多媒体流组合

  • 多媒体/手机芯片领导厂商针对下一代家庭娱乐信息产品推出成套关键技术 意法半导体日前公布了该公司正在为无线家庭IP网络的音视频流应用开发一套关键技术的细节,以实现新一代消费电子产品。有了这些技术,不同的消费产品(机顶盒、DVD影碟机、DVD录放机、移动终端)就可以通过无线连接来共享多媒体内容。ST正在开发的关键技术包括视频码转换、先进的视频编码器和强固的解码器 (H.264)、自适应播放、802.11n WLAN和安全/DRM (数字权限管理)。 这些技术的开发目标是按照“随时
  • 关键字: IP  ST  多媒体  家庭网络  无线  移动多媒体  

2005年12月20日,宏力半导体采用ARM Artisan物理IP

  •   2005年12月20日宏力半导体采用ARM Artisan物理IP扩展其0.18微米和0.13微米流水线。该协议使ARM全球用户可以通过ARM网站免费获得基于宏力技术的物理IP。
  • 关键字: ARM  IP  

用PowerPC实现高带宽 TCP/IP 性能

  • 用PowerPC实现高带宽 TCP/IP 性能,今天,实现线速 TCP/IP 性能仍旧是一项重大设计挑战。在本文中,我们将讨论限制 TCP/IP 性能的单位字节和单位包的处理成本,并给出在基于嵌入式处理器的应用中实现千兆位以太网 TCP/IP 性能最大化的技术。
  • 关键字: 性能  TCP/IP  带宽  实现  PowerPC  

使用Verilog实现基于FPGA的SDRAM控制器

  • 介绍了SDRAM的特点和工作原理,提出了一种基于FPGA的SDRAM控制器的设计方法,使用该方法实现的控制器可非常方便地对SDRAM进行控制。
  • 关键字: Verilog  SDRAM  FPGA  控制器    
共7136条 468/476 |‹ « 466 467 468 469 470 471 472 473 474 475 » ›|

fpga ip介绍

您好,目前还没有人创建词条fpga ip!
欢迎您创建该词条,阐述对fpga ip的理解,并与今后在此搜索fpga ip的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473