首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> dsp+fpga

dsp+fpga 文章 进入dsp+fpga技术社区

FPGA电路必须遵循的原则和技巧

  • FPGA电路必须遵循的原则和技巧-在调试FPGA电路时要遵循必须的原则和技巧,才能降低调试时间,防止误操作损坏电路。通常情况下,能够参考以下步骤执行 FPGA硬件系统的调试。
  • 关键字: FPGA  

写verilog代码要有硬件的概念

  • 写verilog代码要有硬件的概念-因为Verilog是一种硬件描述语言,所以在写Verilog语言时,首先要有所要写的module在硬件上如何实现的概念,而不是去想编译器如何去解释这个module
  • 关键字: verilog  FPGA  

学好FPGA应该要具备的知识

  • 学好FPGA应该要具备的知识-阅读本文的人群:熟悉数字电路基本知识(如加法器、计数器、RAM等),熟悉基本的同步电路设计方法,熟悉HDL语言,对FPGA的结构有所了解,对FPGA设计流程比较了解。
  • 关键字: FPGA  同步电路  

解密业界首款16nm产品核心技术

  • 解密业界首款16nm产品核心技术-以赛灵思 20nm UltraScale 系列的成功为基础,赛灵思现又推出了全新的 16nm UltraScale+ 系列 FPGA、3D IC 和 MPSoC,凭借新型存储器、3D-on-3D 和多处理SoC(MPSoC)技术,再次领先一代提供了遥遥领先的价值优势。
  • 关键字: 赛灵思  FPGA  16nm制程  

FPGA实战开发技巧(13)

  • FPGA实战开发技巧(13)-基于IP的设计已成为目前FPGA设计的主流方法之一,本章首先给出IP的定义,然后以FFT IP核为例,介绍赛灵思IP核的应用。
  • 关键字: FPGA  赛灵思  IP核  

FPGA实战开发技巧(12)

  • FPGA实战开发技巧(12)-在大规模设计的调试应该按照和设计理念相反的顺序,从底层测试,主要依靠ChipScope Pro 工具。下面主要介绍ChipScope Pro、FPGA Editor 组件的使用方法。
  • 关键字: FPGA  Xilinx  

FPGA实战开发技巧(11)

  • FPGA实战开发技巧(11)-在串行模式下,需要微处理器或微控制器等外部主机通过同步串行接口将配置数据串行写入FPGA芯片,其模式选择信号M[2:0]=3’b111
  • 关键字: FPGA  赛灵思  

FPGA中的多时钟域设计

  • FPGA中的多时钟域设计-在一个SOC设计中,存在多个、独立的时钟,这已经是一件很平常的事情了。大多数的SOC器件都具有很多个接口,各个接口标准都可能会使用完全不同的时钟频率。
  • 关键字: FPGA  多时钟域  

组合运用多种智能I/O规划工具能使引脚分配过程变轻松

  • 组合运用多种智能I/O规划工具能使引脚分配过程变轻松-对于需要在PCB板上使用大规模FPGA器件的设计人员来说,I/O引脚分配是必须面对的众多挑战之一。
  • 关键字: 赛灵思  FPGA  

基于DSP的无线传感器网络定位设计

  • 基于DSP的无线传感器网络定位设计-无线传感器网络(Wireless Sensor Network, WSN)具有信息采集、传输、处理的功能和动态的拓扑结构。微小型传感器节点具有计算能力、通信能力,将其部署在监控区域内,构成可以自主完成自组织特定任务的WSN智能网络信息系统,无线传感器节点在监控区域内实现自定位。
  • 关键字: 无线传感器  dsp  无线传感器网络  

FPGA与单片机实现数据串行通信的解决方案

  • FPGA与单片机实现数据串行通信的解决方案-本文针对由FPGA构成的高速数据采集系统数据处理能力弱的问题,提出FPGA与单片机实现数据串行通信的解决方案。
  • 关键字: FPGA  串行通信  

FPGA与DSPs高速互联的方案

  • FPGA与DSPs高速互联的方案-DSP与FPGA高速的数据传输有三种常用接口方式: EMIF, HPI 和 McBSP 方式。而采用 EMIF 接口方式, 利用 FPGA ( 现场可编程逻辑门阵列) 设计 FIFO的接口电路,即可实现高速互联。
  • 关键字: FPGA  DSPs  

FPGA设计中对输入信号的处理

  • FPGA设计中对输入信号的处理-一般来说,在全同步设计中,如果信号来自同一时钟域,各模块的输入不需要寄存。只要满足建立时间,保持时间的约束,可以保证在时钟上升沿到来时,输入信号已经稳定,可以采样得到正确的值。
  • 关键字: FPGA  全同步设计  

3系列FPGA中使用LUT构建分布式RAM(4)

  • 3系列FPGA中使用LUT构建分布式RAM(4)-前面讲了分布式RAM的方方面面,下面以RAM_16S为例,分别给出其在VHDL和Verilog HDL下面的模板代码(在ISE Project Navigator中选择 Edit--- Language Templates,然后选择VHDL 或者Verilog, 最后是Synthesis Templates --- RAM,在中也有具体调用过程的描述)
  • 关键字: FPGA  LUT  RAM  

3系列FPGA中使用LUT构建分布式RAM(3)

  • 3系列FPGA中使用LUT构建分布式RAM(3)-前面简要介绍了Spartan-3系列FPGA中分布式RAM的基本特性。为什么不从更高级的Virtex系列入手呢?我仔细看了一下各个系列的介绍、对比,Spartan系列基本就是Virtex系列的精简版,其基本原理是一样的,所以从简单的入手来融会贯通未尝不是一个好办法。
  • 关键字: FPGA  LUT  RAM  
共9896条 58/660 |‹ « 56 57 58 59 60 61 62 63 64 65 » ›|

dsp+fpga介绍

您好,目前还没有人创建词条dsp+fpga!
欢迎您创建该词条,阐述对dsp+fpga的理解,并与今后在此搜索dsp+fpga的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473