首页　 资讯　 商机 　 下载　 拆解 　 高校　 招聘 　 杂志　 会展　 EETV　 百科 　 问答　 电路图　 工程师手册 　 Datasheet　 100例 　 活动中心　 E周刊阅读 　 样片申请
EEPW首页 >> 主题列表 >> 时序性能

时序性能 文章 进入时序性能技术社区

FPGA实战开发技巧（6）

  • FPGA实战开发技巧（6）-时序性能是FPGA 设计最重要的指标之一。造成时序性能差的根本原因有很多，但其直接原因可分为三类：布局较差、逻辑级数过多以及信号扇出过高。
  • 关键字： FPGA  时序性能  
共1条 1/1 1

时序性能介绍

您好，目前还没有人创建词条时序性能!
欢迎您创建该词条，阐述对时序性能的理解，并与今后在此搜索时序性能的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案：1101082052    京公网安备11010802012473