- IT之家 6 月 30 日消息，据《半导体产业纵横》报道，中科院计算所等机构用 AI 技术设计出了世界上首个无人工干预、全自动生成的 CPU 芯片 —— 启蒙 1 号。该 CPU 基于 RISC-V 的 32 位架构，其相比于 GPT-4 目前能够设计的电路规模大 4000 倍，性能与 Intel 486 系列 CPU 相当，可运行 Linux 操作系统。▲ 图源中科院计算所论文这是全球首个无人工干预、全自动生成的 CPU 芯片，65nm 工艺，频率达到了 300MHz，相关研究论文已经在今年
- 关键字：
RISC-V CPU AI
- 摘要：● 新思科技接口IP适用于USB、PCI Express、112G以太网、UCIe、LPDDR、DDR、MIPI等广泛使用的协议中，并在三星工艺中实现高性能和低延迟● 新思科技基础IP，包括逻辑库、嵌入式存储器、TCAM和GPIO，可以在各先进节点上提供行业领先的功耗、性能和面积（PPA）● 新思科技车规级IP集成到三星的工艺中，有助于确保ADAS、动力总成和雷达SoC的长期运行并提高可靠性● 三星工艺中
- 关键字：
新思科技 三星 IP SoC设计
- Dolphin Design是提供电源管理、音频和处理器以及ASIC设计服务的半导体IP解决方案的领导者，今天宣布推出WhisperExtractor，这是一个改变游戏规则的混合信号IP，用于支持语音和音频的SoC。WhisperExtractor IP能够以µW级别的功耗实现语音和声音分类，为突破性的在线语音用户界面和在线声音检测铺平道路。该IP增强了旨在实现关键词识别（KWS）、自动语音识别（ASR）、自然语言处理（NLP）或智能安全摄像头等电池供电的高能效声音分类应用。WhisperExtracto
- 关键字：
Dolphin Design 声音分类 IP
- 2023年6月28日，格勒诺布尔。Dolphin Design是提供电源管理、音频和处理器以及ASIC设计服务的半导体IP解决方案的领导者，今天宣布推出WhisperExtractor，这是一个改变游戏规则的混合信号IP，用于支持语音和音频的SoC。WhisperExtractor IP能够以µW级别的功耗实现语音和声音分类，为突破性的在线语音用户界面和在线声音检测铺平道路。该IP增强了旨在实现关键词识别（KWS）、自动语音识别（ASR）、自然语言处理（NLP）或智能安全摄像头等电池供电的高能效声音分类应
- 关键字：
Dolphin Design 声音分类 IP
- 全球领先的无线连接和智能感知技术及共创解决方案的授权许可厂商CEVA, Inc.（纳斯达克股票代码：CEVA）参加2023年6月28至30日在上海举办的世界移动通信大会。在这次展会上，CEVA团队将与SoC和OEM客户面对面沟通交流，探讨最新的技术创新，并介绍如何充分利用CEVA IP开发无线连接和智能感知应用以实现产品设计目标。 CEVA将在行政会议室展示用于边缘AI、5G、计算机视觉、空间音频(spatial-audio)和物联网连接的最新解决方案，包括： ● 边缘AI推
- 关键字：
CEVA 上海世界移动通信大会 IP
- IT之家 6 月 8 日消息，英特尔即将在今年晚些时候发布新一代处理器，其中包括 13代酷睿 Raptor Lake 的 Refresh 改进版以及全新的 Meteor Lake 处理器。据推特用户 harukaze5719 爆料，RPL-R 处理器的桌面版、H / HX、P 系列将被称为 14 代酷睿，U / Y 系列仍被称为 13代酷睿。MTL 采用了全新的命名方式，可能不会列入 XX 代酷睿的体系。据IT之家早前的报道，MTL 系列处理器已经曝光的型号有 Ultra 5
- 关键字：
英特尔 CPU
- IT之家 6 月 6 日消息，消息称 AMD 将于下周推出首款采用 x86 架构、具备 128 个核心的处理器--Bergamo。消息称 Bergamo 处理器可以容纳最多 128 个 Zen 4c 核心，L3 缓存容量达到 256MB。Bergamo 处理器定位是 Core Zen 4 架构的分支，主要为多核心场景设计，预估将于 6 月 13 日举办的数据中心和人工智能技术首映式上亮相。可靠消息源 @momomo_us 分享了关于 Bergamo 处理器的更多信息，显示会有 2 个版
- 关键字：
AMD CPU
- 龙芯一定要做自主可控的 CPU。
- 关键字：
CPU 龙芯
- 3nm 时代来临了！Cadence 在 2023 年 TSMC 北美技术研讨会期间发布了面向台积电 3nm 工艺（N3E）的 112G 超长距离（112G-ELR）SerDes IP 展示，这是 Cadence 112G-ELR SerDes IP 系列产品的新成员。在后摩尔时代的趋势下，FinFET 晶体管的体积在 TSMC 3nm 工艺下进一步缩小，进一步采用系统级封装设计（SiP）。通过结合工艺技术的优势与 Cadence 业界领先的数字信号处理（DSP）SerDes 架构，全新的 112G-ELR
- 关键字：
Cadence TSMC 3nm工艺 SerDes IP
- 5月15日消息，对于印度来说，他们正在加大资金支持力度，为的是本土处理器的研发。现在，印度高级计算发展中心 (C-DAC) 宣布正在本土首款ARM架构的CPU，其整体参数看起来还是相当不错。从公布的这款AUM处理器看，提供96个ARM内核（ARM Neoverse V1架构，每个小芯片包含 48个V1内核）、96GB HBM3、128 个 PCIe Gen 5通道，基于台积电5nm工艺。此外，这款处理器的TD是320W，两个芯片上都内置了96MB的二级缓存和96MB的系统缓存，主频3-3.5GHz，其双插
- 关键字：
印度 ARM CPU
- 5月10日，联发科发布天玑9200+旗舰5G移动平台，进一步丰富了天玑旗舰家族产品组合。采用联发科天玑9200+ 5G移动芯片的智能手机预计将于2023年第二季度上市。联发科表示，天玑9200+承袭了天玑9200的技术优势，旗舰性能再突破，能效表现出色，赋能旗舰终端卓越移动游戏体验。天玑9200+的CPU和GPU性能较上一代得到显著提升，八核CPU包括1个主频高达3.35GHz 的 Arm Cortex-X3
超大核、3个主频高达3.0GHz的Arm Cortex-A715大核和4个主频为2.0GHz
- 关键字：
联发科 天玑9200+ 移动平台 CPU GPU
- 2023年5月8日，芯原股份（688521.SH）在互动平台表示，芯原用于人工智能的神经网络处理器IP（NPU）业界领先，已经在10多个领域、60多家客户的110多款芯片中被采用。根据目前市场的需求，芯原基于自身神经网络处理器IP可伸缩可扩展的特性，已发展了覆盖从高性能云计算到低功耗边缘计算的垂直解决方案；同时还推出了从摄像头输入到显示器输出的完整智能像素解决方案。因此，在人工智能领域，芯原的神经网络处理器IP系列产品可广泛适用于包括智慧物联网（AIoT）、智慧汽车、智慧可穿戴、智慧家居、视频数据中心、智
- 关键字：
芯原股份 IP 神经网络处理器IP
- 近日，楷登电子（Cadence）宣布基于台积电3nm（N3E）工艺技术的Cadence® 16G UCIe™ 2.5D先进封装IP成功流片。该IP采用台积电3D Fabric™ CoWoS-S硅中介层技术实现，可提供超高的带宽密度、高效的低功耗性能和卓越的低延迟，非常适合需要极高算力的应用。据悉，楷登电子目前正与许多客户合作，来自N3E测试芯片流片的UCIe先进封装IP已开始发货并可供使用。这个预先验证的解决方案可以实现快速集成，为客户节省时间和精力。
- 关键字：
楷登电子 台积电 N3E UCIe 先进封装 IP
- 提高汽车电气化和自动驾驶的一个主要方面是先进驾驶辅助系统（ADAS）的普及。如今，这些系统正迅速应用于市场上几乎所有的车辆，而且随着技术的成熟，这一趋势只会持续下去。然而，随着技术的发展，ADAS设计人员面临的硬件挑战变得越来越复杂。在本文中，我们将介绍ADAS的硬件需求，FPGA如何填补这些空白，以及为什么eFPGA IP将成为下一个ADAS硬件趋势。ADAS的硬件要求ADAS在现代汽车中的发展给底层硬件带来了一些严峻的挑战。在像ADAS这样的关键任务应用中，最重要的目标是确保车辆乘员的安全。这个目标要
- 关键字：
嵌入式FPGA eFPGA IP ADAS
cpu ip介绍
您好，目前还没有人创建词条cpu ip!
欢迎您创建该词条，阐述对cpu ip的理解，并与今后在此搜索cpu ip的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
