- 介绍了一种基于FPGA的水声信号数据采集与存储系统的设计与实现，给出了系统的总体方案，并对各部分硬件和软件的设计进行了详细描述。系统以FPGA作为数据的控制处理核心，以存储容量达2GB的大容量NAND型Flash作为存储介质。该系统主要由数据采集模块、数据存储模块和RS～232串行通信模块组成，具有稳定可靠、体积小、功耗低、存储容量大等特点，实验证明该系统满足设计要求。
- 关键字：
水声信号数据采集 NANDFlash FPGA
- 设计了一种基于FPGA控制的高速数据存储系统。该系统采用FPGA实现了对四个符合ATA-6规范的、RAID 0配置的IDE磁盘阵列的管理，并配合四个SDRAM实现对数据的高速稳定存储。该磁盘阵列同时挂四个IDE硬盘，平均数据流达到200MB/s，峰值传输速率达到800MB/s，也可以扩展更多硬盘，构成大容量的磁盘阵列。
- 关键字：
高速数据存储 IDE磁盘阵列 FPGA
- 提出一种实时数字化光纤传输系统，该系统分为发送端和接收端。发送端用A／D转换器将输入的模拟信号数字化，再用FPGA对数据进行处理，并通过光纤传输。同时，FPGA还控制A／D转换器的工作。接收端用串行收发器TLK1501对接收数据进行解码处理，还原有效信号。实验表明，该系统实时性好、信号传输误码率低、工作性能稳定、抗干扰性强，系统具有可行性和有效性。
- 关键字：
光纤通讯 高速数字信号传输 FPGA
- 在数字下变频系统实现方案中，输入的模拟中频信号经过高速A/D采样数字化后与数控振荡器NCO(Numerically Controlled Osillator)产生的正交本振信号混频，然后再由抽取滤波模块进行处理，以输出低速的低频或基带信号。本文以软件无线电数字下变频技术为研究对象，参考GSM系统建立数字下变频系统。
- 关键字：
数字变频 软件无线电 FPGA
- 基于FPGA硬件实现固定倍率的图像缩放，将2维卷积运算分解成2次1维卷积运算，对输入原始图像像素先进行行方向的卷积，再进行列方向的卷积，从而得到输出图像像素。把图像缩放过程设计为一个单元体的循环过程，在单元体内部，事先计算出卷积系数。降低了FPGA设计的复杂性，提高了图像缩放算法的运算速度，增强了系统的实时性，已经应用于某款航空电子产品中，应用效果良好。
- 关键字：
图像缩放 卷积运算 FPGA
- 设计了一种基于FPGA平台的并行处理流水线结构，配合高速查表，可支持10Gbps接口的报文转发。该设计已应用在国家863计划重大课题“可扩展到T比特的高性能IPv4/v6路由器基础平台及实验系统”中,并通过测试。
- 关键字：
并行流水线 高速查表 FPGA
- 本文论述了利用用FPGA来开发DDS函数发生器的总体设计思路，详细讨论了任意波形产生、频率精确调整、双路移相输出、PWM调制波产生、D/A转换与滤波电路、键盘与显示等诸方面软硬件实现方法。 整个设计
- 关键字：
DDS 任意波形发生器 FPGA
- 研究了基于FPGA的同步FIFO和移位寄存器，利用同步FIFO作为大幅面高速彩色喷绘机喷头与上位机之间数据传输以及接口数据传输的缓存模块。该设计在保证数据传输实时性的前提下，解决了喷头和上位机像素数据格式方向不一致的问题，并消除了部分数据冗余。
- 关键字：
同步FIFO 彩色喷绘机 FPGA
- 由于B超中为了增强图像分辨率，通道都比较多，大多是16、24、48、64甚至更多通道。这些通道电子元器件完全一样，要求各通道的一致性要好，在装整机前，最好有测试手段和方法，对所有通道能进行测试，以去除器件本身和焊接电路板中出现的问题，基于此目的，本人设计了B超检测工装。
- 关键字：
B超检测工装 图像分辨率 CPLD
- 介绍了基于Altera公司EP1K30TC144芯片的电梯控制器设计过程，描述了该控制系统的功能。该设计采用VHDL语言进行编程，以QUARTUSⅡ软件为开发平台，对本设计进行了仿真，并使用JTAG将程序代码下载到实验板上进行了硬件验证。
- 关键字：
JTAG 电梯控制器 FPGA
- 介绍了一种基于FPGA的水声信号数据采集与存储系统的设计与实现,给出了系统的总体方案,并对各部分硬件和软件的设计进行了详细描述。系统以FPGA作为数据的控制处理核心,以存储容量达2 GB的大容量NAND型Flash作为存储介质。该系统主要由数据采集模块、数据存储模块和RS-232串行通信模块组成,具有稳定可靠、体积小、功耗低、存储容量大等特点,实验证明该系统满足设计要求。
- 关键字：
数据采集 Flash FPGA
- 爆速仪是一种用来测量火药爆炸速度的仪器,其性能的优劣及稳定性对测速的结果将有直接影响。传统爆速仪的前端计数电路一般都是采用分立元器件实现,结构拥挤,且保密性不高。为了在满足爆速仪设计的微型化的同时满足较高时钟要求,在爆速仪的前端计数模块和自检电路部分的设计中利用CPLD器件代替传统的分立元器件电路,并利用Qu-artusⅡ软件对设计进行仿真。
- 关键字：
爆速仪 计数器 CPLD
- 介绍了采用CPLD和Flash器件对FPGA实现快速并行配置，并给出了具体的硬件电路设计和关键模块的内部编程思路。
- 关键字：
FPGA配置 JTAG CPLD
- 在交流伺服驱动系统概念的基础上，提出了基于ACTEL现场可编程逻辑器件APA300的光电编码器与光栅尺信号处理电路设计原理，该电路由4倍频细分、辨向电路、计数电路组成，信号处理模块通过VHDL语言实现。
- 关键字：
交流伺服系统 VHDL FPGA 光栅尺信号处理
- 针对主飞行显示仪对图形处理和显示的苛刻要求，采用基于仪器总线和扩展总线的高速阵列信号处理板的设计模式，提出了一种基于硬件加速的PFD图形显示设计方法。该方法实现了图形分层双缓存交替切换、图形填充、图形合成和多通道DMA像素引擎，提高了PFD图形生成和显示的实时性和可靠性。实践证明，该设计显著解决了PFD图形显示系统中的速度瓶颈。
- 关键字：
图形处理 图形合成 FPGA
cpld／fpga介绍
您好，目前还没有人创建词条cpld／fpga!
欢迎您创建该词条，阐述对cpld／fpga的理解，并与今后在此搜索cpld／fpga的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
