- 设计了一种基于FPGA平台的并行处理流水线结构，配合高速查表，可支持10Gbps接口的报文转发。该设计已应用在国家863计划重大课题“可扩展到T比特的高性能IPv4/v6路由器基础平台及实验系统”中,并通过测试。
- 关键字：
并行流水线 高速查表 FPGA
- 1 并行流水结构FIR的原理
在用FPGA或专用集成电路实现数字信号处理算法时，计算速度和芯片面积是两个相互制约的主要问题。实际应用FIR滤波器时，要获得良好的滤波效果，滤波器的阶数可能会显著增加，有时可能会多达几百阶。因此，有必要在性能和实现复杂性之间做出选择，也就是选择不同的滤波器实现结构。这里运用并行流水线结构来实现速度和硬件面积之间的互换和折衷。
在关键路径插入寄存器的流水线结构是提高系统吞吐率的一项强大的实现技术，并且不需要大量重复设置硬件。流水线的类型主要分为两种：算术流水线和指令流水线
- 关键字：
FIR滤波器 FPGA 并行流水线 单片机 可重配 嵌入式系统
并行流水线介绍
您好，目前还没有人创建词条并行流水线!
欢迎您创建该词条，阐述对并行流水线的理解，并与今后在此搜索并行流水线的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
