- 以基于静态随机存储器(SRAM)的现场可编程门阵列(FPGA)为例，在传统的三次测试方法的基础上提出了一种新颖的针对FPGA互联资源的测试方法。该方法运用了层次化的思想，根据开关矩阵中可编程互联点(PIP)两端连线资源的区别将互联资源进行层次化分类，使得以这种方式划分的不同类别的互联资源能够按一定方式进行叠加测试，这就从根本上减少了实际需要的测试配置图形和最小配置次数。
- 关键字：
互联资源 分层测试 FPGA
- 本节旨在通过给定的工程实例——“Hello LED”来熟悉Altera软嵌入式系统的软硬件设计方法。同时使用基于Altera FPGA的开发板将该实例进行下载验证，完成工程设计的硬件实现。本节主要讲解下面一些
- 关键字：
SOPC NiosII FPGA
- 由于超级电容器单体性能参数的离散性，当多个单体串联组成电容器组时，在充放电过程中容易造成过充或过放现象，严重危害超级电容器的使用寿命。文中提出以FPGA为检测、控制单元，对电容进行有效地充放电控制，防止过充或过放，提高超级电容器的循环使用次数，降低不必要的能量消耗。
- 关键字：
超级电容 串联均压 FPGA
- NIOS II使用NIOS II IDE集成开发环境来完成整个软件工程的编辑、编译、调试和下载。在采用NIOS处理器设计嵌入式系统时，通常会按照以下步骤。
- 关键字：
片上可编程系统 SOPC FPGA NiosII
- LCD 显示离不开背光源的辅助，而现在绝大多数显示器采用恒定亮度背光源，存在显示效果动态模糊以及低对比度等问题，并且耗能也较为严重。文章着重叙述一种基于视频内容逐帧分析，然后选择最佳背光亮度的一种由FPGA 控制的动态背光源设计方案。实验采用的是TI 公司的TLC5947，具有多个输出通道，可以适用于大规模显示屏。
- 关键字：
RGB 背光 FPGA
- 介绍了一种在工程爆破振动数据采集中应用的控制器设计方案。系统采用Altera公司的FPGA作为主控制器芯片，其中集成控制逻辑单元与NiosII软核嵌入式处理器二者结合成为单芯片控制器方案。
- 关键字：
NiosII 嵌入式处理器 FPGA
- SoC即System On Chip，是片上系统简称。它是IC设计与工艺技术水平不断提高的结果。SoC从整个系统的角度出发，把处理机制、模型算法、芯片结构、各层次电路直至器件的设计紧密结合起来，在单个（或少数几个）芯片上完成整个系统的功能。所谓完整的系统一般包括中央处理器、存储器以及外围电路等。
- 关键字：
片上可编程系统 SOPC FPGA
- SDRAM的读写逻辑复杂，最高时钟频率达100 MHz以上，普通单片机无法实现复杂的SDRAM控制操作，复杂可编程逻辑器件CPLD具有编程方便，集成度高，速度快，价格低等优点。因此选用CPLD设计SDRAM接口控制模块，简化主机对SDRAM的读写控制。通过设计基于CPLD的SDRAM控制器接口，可以在STM系列、ARM系列、STC系列等单片机和DSP等微处理器的外部连接SDRAM，增加系统的存储空间。
- 关键字：
刷新时序 CPLD SDRAM
- 可以使用Quartus II Simulator在工程中仿真任何设计。根据所需的信息类型，可以进行功能仿真以测试设计的逻辑功能，也可以进行时序仿真。在目标器件中测试设计的逻辑功能和最坏情况下的时序，或者采用Fast Timing模型进行时序仿真，在最快的器件速率等级上仿真尽可能快的时序条件。
- 关键字：
QuartusII 编译 FPGA 仿真
- CPLD是复杂的PLD，专指那些集成规模大于1000门以上的可编程逻辑器件。它由与阵列、或阵列、输入缓冲电路、输出宏单元组成，具有门电路集成度高、可配置为多种输入输出形式、多时钟驱动、内含ROM或FLASH(部分支持在系统编程)、可加密、低电压、低功耗以及支持混合编程技术等突出特点。而且CPLD的逻辑单元功能强大，一般的逻辑在单元内均可实现，因而其互连关系简单，电路的延时就是单元本身和集总总线的延时(通常在数纳秒至十数纳秒)，并且可以预测。所以CPLD比较适合于逻辑复杂、输入变量多但对触发器的需求量相对较
- 关键字：
高速 数据采集 CPLD
- 设计好工程文件后，首先要进行工程的约束。约束主要包括器件选择、管脚分配及时序约束等。时序约束属于较为高级的应用，通过时序约束可以使工程设计文件的综合更加优化。下面对这几种约束方式进行介绍。
- 关键字：
QuartusII 约束 FPGA 配置
- 在数字电路设计中，当需要将一输入的窄脉冲信号展宽成具有一定宽度和精度的宽脉冲信号时，往往很快就想到利用54HC123或54HC4538等单稳态集成电路。这一方面是因为这种专用单稳态集成电路简单、方便；另一方面是因为对输出的宽脉冲信号的宽度、精度和温度稳定性的要求不是很高。当对输出的宽脉冲信号的宽度、精度和温度稳定性的要求较高时，采用常规的单稳态集成电路可能就比较困难了。众所周知，专用单稳态集成电路中的宽度定时元件R、C是随温度、湿度等因素变化而变化的，在对其进行温度补偿时，调试过程相当繁琐，而且，电路工作
- 关键字：
单稳态 脉冲 CPLD
- 逻辑锁定方法学（LogicLock Methodology）内容就是在设计时采用逻辑锁定的基于模块设计流程（LogicLock block-based design flow），来达到固定单模块优化的目的。这种设计方法学中第一次引入了高效团队合作方法：它可以让每个单模块设计者独立优化他的设计，并把所用资源锁定。
- 关键字：
QuartusII LogicLock FPGA 逻辑锁定工具
- 为了实现PC机与CPLD的通信，进行了相应的研究。分析了RS-232C通信协议，自定义了数据包传输格式。根据UART模块工作状态多的特点，应用了有限状态机理论进行编程实现。为降低误码率，应用16倍频技术，实现了波特率为9 600 bit／s的串口通信。在Quartus II平台上用VerilogHDL进行编程，并通过了VC编写程序的数据传输的验证。研究成果为工程上PC机与嵌入式系统数据传输的问题提供了一种解决方法。
- 关键字：
有限状态机 数据包 CPLD
cpld／fpga介绍
您好，目前还没有人创建词条cpld／fpga!
欢迎您创建该词条，阐述对cpld／fpga的理解，并与今后在此搜索cpld／fpga的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
