首页　 资讯　 商机 　 下载　 拆解 　 高校　 招聘 　 杂志　 会展　 EETV　 百科 　 问答　 电路图　 工程师手册 　 Datasheet　 100例 　 活动中心　 E周刊阅读 　 样片申请
EEPW首页 >> 主题列表 >> cpld／fpga

cpld／fpga 文章 最新资讯

硬件描述语言Verilog HDL设计进阶之：使用函数实现简单的处理器

  • 本实例使用Verilog HDL设计一个简单8位处理器，可以实现两个8位操作数的4种操作。在设计过程中，使用了函数调用的设计方法。
  • 关键字： VerilogHDL  函数  处理器  FPGA  

硬件描述语言Verilog HDL设计进阶之：自动转换量程频率计控制器

  • 本实例使用Verilog HDL设计一个可自动转换量程的频率计控制器。在设计过程中，使用了状态机的设计方法，读者可根据综合实例6的流程将本实例的语言设计模块添加到自己的工程中。
  • 关键字： VerilogHDL  频率计控制器  FPGA  

基于PXI总线的航天设备测试用高精度恒流源的设计与实现

  • 给出了一种基于PXI总线的高精度恒流源的实现方法，介绍了其电路各个组成部分。测量结果其精度和分辨率均为15．7位，可应用于要求高精度的测试系统。
  • 关键字： 高精度恒流源  PXI总线  FPGA  

硬件描述语言Verilog HDL设计进阶之： 典型实例-状态机应用

  • 状态机设计是HDL设计里面的精华，几乎所有的设计里面都或多或少地使用了状态机的思想。状态机，顾名思义，就是一系列状态组成的一个循环机制，这样的结构使得编程人员能够更好地使用HDL语言，同时具有特定风格的状态机也能提高程序的可读性和调试性。
  • 关键字： VerilogHDL  状态机  FPGA  

硬件描述语言Verilog HDL设计进阶之： 逻辑综合的原则以及可综合的代码设计风格

  • 用always块设计纯组合逻辑电路时，在生成组合逻辑的always块中，参与赋值的所有信号都必须有明确的值，即在赋值表达式右端参与赋值的信号都必需在always @(敏感电平列表)中列出。
  • 关键字： VerilogHDL  逻辑综合  FPGA  

基于CPLD的片内振荡器设计及其优化

  • 本文介绍一种通用的基于CPLD的片内振荡器设计方法，它基于环形振荡器原理，只占用片上普通逻辑资源(LE)，无需使用专用逻辑资源(如MaxII中的UFM)，从而提高了芯片的资源利用率。
  • 关键字： 片内振荡器  SoC  CPLD  

基于CPLD的数字延迟线设计

  • 如果仅用一个延迟模块就能同时完成脉冲前后沿的延迟，这样就即节省了电路制作成本又提高了延迟线的延迟精度。本文正是基于这一思想并使用CPLD芯片来实现数字延迟线的设计的。
  • 关键字： 数字延迟线  延迟误差  CPLD  

基于CPLD的CMI编码的实现

  • 本文针对光纤通信传输码型的要求和CMI码的编码原理，介绍了一种以EPM系列7064芯片为硬件平台，以Max+PlusⅡ为软件平台，以VHDL为开发工具，适合于CPLD实现的CMI编码器的设计方案。
  • 关键字： CMI编码  光纤通信  CPLD  

基于FPGA的可配置判决反馈均衡器的设计

  • 在移动通信和高速无线数据通信中，多径效应和信道带宽的有限性以及信道特性的不完善性导致数据传输时不可避免的产生码间干扰，成为影响通信质量的主要因素，而信道的均衡技术可以消除码间干扰和噪声，并减少误码率。其中判决反馈均衡器（DFE）是一种非常有效且应用广泛得对付多径干扰得措施。
  • 关键字： 无线数据通讯  可配置均衡器  FPGA  

Verilog HDL基础之：实例5 交通灯控制器

  • 本实例通过Verilog HDL语言设计一个简易的交通等控制器，实现一个具有两个方向、共8个灯并具有时间倒计时功能的交通灯功能。
  • 关键字： VerilogHDL  华清远见  FPGA  交通灯控制器  

基于FPGA的CAN总线转换USB接口的设计方案

  • 这里以CAN总线通信接口为例，详细论述了基于FPGA的CAN总线转换USB接口的设计方案。
  • 关键字： 光电隔离  CAN总线转换器  FPGA  

借助MATLAB算法数学模型实现FPGA浮点定点转换

  • 当创建一个 DSP 算法的数学模型时，MATLAB 是天然之选，且出于硬件考虑，可以无阻碍地使用。将一个算法转换为在 FPGA 上实现的定点模型是一个复杂的、可从 AccelDSP Synthesis 综合工具提供的自动化、加速和可视化功能中大大受益的过程。
  • 关键字： DSP算法  matlab  FPGA  

FPGA最小系统之：实例1 在Altera的FPGA开发板上运行第一个FPGA程序

  • 本节旨在通过给定的工程实例——“蜂鸣器播放梁祝音乐”来熟悉Altera Quartus II软件的基本操作、设计、编译及仿真流程。同时使用基于Altera FPGA的开发板将该实例进行下载验证，完成工程设计的硬件实现，熟悉Altera FPGA开发板的使用及配置方式。
  • 关键字： Cyclone  Altera  FPGA  QuartusII  FPGA最小系统  

FPGA最小系统之：硬件系统的调试方法

  • 随着FPGA芯片的密度和性能不断提高，调试的复杂程度也越来越高。BGA封装的大量使用更增加了板子调试的难度。所以在调试FPGA电路时要遵循一定的原则和技巧，才能减少调试时间，避免误操作损坏电路。
  • 关键字： BGA封装  ASRAM  FPGA  QuartusII  FPGA最小系统  

FPGA最小系统之：硬件系统的设计技巧

  • FPGA的硬件设计不同于DSP和ARM系统，比较灵活和自由。只要设计好专用管脚的电路，通用I/O的连接可以自己定义。因此，FPGA的电路设计中会有一些特殊的技巧可以参考。
  • 关键字： EP1C6Q240  Altera  EP1C12Q240  FPGA  SDRAM  FPGA最小系统  
共7028条 82/469 |‹ « 80 81 82 83 84 85 86 87 88 89 » ›|

cpld／fpga介绍

您好，目前还没有人创建词条cpld／fpga!
欢迎您创建该词条，阐述对cpld／fpga的理解，并与今后在此搜索cpld／fpga的朋友们分享。    创建词条

cpld／fpga电路

更多

cpld／fpga相关帖子

更多

cpld／fpga资料下载

更多

cpld／fpga专栏文章

更多

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案：1101082052    京公网安备11010802012473