首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> cpld/fpga

cpld/fpga 文章 最新资讯

基于PCI/CPCI总线的嵌入式实时智能通信系统

  • 摘    要:本文描述了一种基于PCI/CPCI总线的嵌入式实时智能通讯设备的设计及实现,充分利用了PCI总线的高效能和嵌入式通讯控制器的强大功能,设计出了一种高速的智能通信设备。关键词:嵌入式微控制器;CPLD;智能通信模块;PCI目标设备接口芯片;PCI/CPCI总线 引言在计算机通信领域,串口被广泛运用。在某些特殊的应用领域,将会用到特殊的串口通信进行数据通信和报文交换。本设计就是针对一些特殊用途的应用,即一些高速系统串口传输方式的设计。 嵌入式智能通信系统的实时性
  • 关键字: CPLD  PCI/CPCI总线  PCI目标设备接口芯片  嵌入式微控制器  智能通信模块  模块  

ADSP-21062与工控机数据交换电路设计

  • 摘    要:本文根据系统需要,在信号处理机和工控机之间使用双口SRAM,利用ADSP-21062的可编程FLAG引脚控制双口SRAM的左右端口高位地址,设计了高速数据交换电路。关键词:PC104;双口SRAM;数据交换;CPLD ADSP-21062是ADI公司的通用DSP芯片,它具有强大的浮点/定点数据运算能力和很高的处理速度。多片ADSP-21062可以以多种形式方便地联结成并行处理器系统,适合进行实时数据采集和处理。本文利用多片ADSP-21062设计了连续波雷达信
  • 关键字: CPLD  PC104  数据交换  双口SRAM  存储器  

基于PCI总线的高速实时数据采集系统

  • 摘    要:本文介绍了一种基于PCI总线的高速实时数据采集系统的设计与实现方法,主要讨论了高速数据采集的存储与传输的硬件解决方案,以及该系统的控制逻辑的实现,最后给出了控制逻辑仿真波形。关键词:PCI总线;CPCI总线;高速实时数据采集;FIFO;CPLD 引言目前的大多数雷达信号处理机都是采用自定义总线,不具有通用性,每进行一些系统功能的改变就需要大量的硬件改动。而CPCI总线作为一种新兴的工业总线,其采用了PCI总线的电气特性以及VME总线的物理特性,兼具了二者的优点
  • 关键字: CPCI总线  CPLD  FIFO  PCI总线  高速实时数据采集  

DSP和FPGA在图像传输系统中的应用和实现

  • 摘    要:本文重点介绍基于DSP和FPGA、采用中频数字化方法,以及QPSK扩频调制技术来实现图像的无线传输。对扩频通信系统的同步问题提出了一种实现方法,并给出了部分实验结果。关键词:图像传输;扩频通信;同步;FPGA;DSP 视频通信是目前计算机和通信领域的一个热点。而无线扩频与有线相比,有其固有的优越性,如联网方便、费用低廉等。所以开发无线扩频实时图像传输系统有很高的实用价值。 系统设计在短距离通信中,通常可以在收发端加入奇偶校验、累加和校验等出错重发的防噪声措施
  • 关键字: DSP  FPGA  扩频通信  同步  图像传输  

频分分路中高速FFT的实现

  • 摘    要:本文介绍了多相阵列FFT在星上多载波数字化分路中的应用,并针对星上处理的实时高速处理要求,提出了一种FFT的实现方案,并用一片FPGA芯片验证了其正确性和可行性。关键词:FFT;FPGA;频分分路 多载波信号的数字化分路是卫星通信星上处理技术的关键技术之一,数字化分路技术主要有并行滤波器组分路、树形滤波器组分路和多相阵列FFT分路三种。在通道数较多时,多相阵列FFT有效地使用了抽取技术,且FFT算法具有很高的计算效率,本文所讨论的就是该方法中FFT的实现。
  • 关键字: FFT  FPGA  频分分路  

基于FPGA的可编程定时器/计数器8253的设计与实现

  • 摘    要:本文介绍了可编程定时器/计数器8253的基本功能,以及一种用VHDL语言设计可编程定时器/计数器8253的方法,详述了其原理和设计思想,并利用Altera公司的FPGA器件ACEX 1K予以实现。关键词:FPGA;IP;VHDL 引言在工程上及控制系统中,常常要求有一些实时时钟,以实现定时或延时控制,如定时中断,定时检测,定时扫描等,还要求有计数器能对外部事件计数。要实现定时或延时控制,有三种主要方法:软件定时、不可编程的硬件定时、可编程的硬件定时器。其中可编
  • 关键字: FPGA  IP  VHDL  

256级灰度LED点阵屏显示原理及基于FPGA的电路设计

  • 摘    要:本文提出了一种LED点阵屏实现256级灰度显示的新方法。详细分析了其工作原理。并依据其原理,设计出了基于FPGA 的控制电路。关键词:256级灰度;LED点阵屏;FPGA;电路设计 引言256级灰度LED点阵屏在很多领域越来越显示出其广阔的应用前景,本文提出一种新的控制方式,即逐位分时控制方式。随着大规模可编程逻辑器件的出现,由纯硬件完成的高速、复杂控制成为可能。 逐位分时点亮工作原理所谓逐位分时点亮,即从一个字节数据中依次提取出一位数据,分8次点亮对应的像
  • 关键字: 256级灰度  FPGA  LED点阵屏  电路设计  发光二极管  LED  

一种高效的复信号处理芯片设计

  • 摘    要:本文提出了一种高效的复信号处理芯片的设计方法。本芯片是某雷达信号处理机的一部分,接收3组ADC的输出复数据,依次完成去直流、加窗、512点FFT、求功率谱和累加3组信号的功率谱等功能。在这5种功能中,加窗、512点FFT和求功率谱复用一个蝶形单元。本芯片由单片FPGA实现,计算精度高、速度较快,满足雷达系统的实时处理要求。关键词:  FFT;蝶形单元;块浮点;功率谱; FPGA 引言复信号处理芯片是某雷达系统的一部分。雷达系统的实时处理特点要求芯片运
  • 关键字: FFT  FPGA  蝶形单元  功率谱  块浮点  

采用FPGA实现脉动阵列

  • 微电子学的发展彻底改变了计算机的设计:集成电路技术增加了能够安装到单个芯片中的元器件数目及其复杂度。因此,采用这种技术可以构建低成本、专用的外围器件,从而迅速地解决复杂的问题。
  • 关键字: FPGA  脉动  阵列    

基于CPLD的高速超声车距报警器设计

  • 摘要:本文给出了一个基于CPLD高速超声车距报警器系统设计。关键词:车距报警器;CPLD;双口RAM 引言    为减少汽车碰撞事故的发生,汽车碰撞技术在近年发展很快。汽车避撞技术首先需要解决的问题是汽车之间的安全距离,当汽车与汽车之间的距离小于安全距离时,就应该能够自动报警。本文给出了高速防撞器的核心部分:车距报警器的设计方法。笔者设计了一款安装于车前/车尾的便携式系统,能在汽车停车、倒车以及行使过程中自动监控汽车与其它汽车、人和障碍物之间的距离,如果距离小于规定的安全距离
  • 关键字: CPLD  

基于AD9430的数据采集系统设计

  • 摘   要:本文介绍了高速ADC AD9430的功能,详细说明了使用高速FPGA来控制AD9430构成高速(140MSPS)、高精度(12位)数据采集系统的设计方法,并给出了具体实现的系统框图和测试结果。关键词:数据采集;FPGA;AD9430引言结合实际任务的要求,本文提出了一种基于AD9430的高速数据采集系统,主要用于采集雷达回波。在这个系统中,选用高速逻辑器件控制A/D转换和FIFO存储,同时通过FPDP(Front Panel Data Port)总线将采集的数据发送出去。由
  • 关键字: AD9430  FPGA  数据采集  

基于双DSP的磁轴承数字控制器容错设计

  • 摘    要:本文介绍了应用于磁轴承的双DSP热备容错控制方案,该方案采用时钟同步技术,由总线表决模块实现系统的容错处理,硬件判决模块实现硬件故障判断。由中心仲裁模块根据两判决模块的结果进行复杂的仲裁,并完成切换和完善的报警逻辑,从而提高了磁轴承控制系统的可靠性。关键词:容错;磁轴承; 控制器; CPLD; DSP引言电磁轴承(AMB)是利用可控电磁吸力将转子悬浮起来的一种新型高性能轴承,具有无接触、无摩擦、高速度、高精度、不需润滑和密封等一系列特点,在交通、超高速超精密加工
  • 关键字: CPLD  DSP  磁轴承  控制器  容错  

基于PCI总线的实时DVB码流接收系统的硬件设计

  • 摘    要:本文介绍了基于PCI专用芯片PCI9054和CPLD的DVB码流接收系统的硬件设计。该设计采用了PCI9054+CPLD的数字处理方案,并采用一种新的方法更高效地利用双端口RAM,保证了高速、大容量数据流的实时处理。关键词:DVB;PCI;CPLD;双端口RAM;WDM模式  前言通过PC接收DVB(数字视频广播)码流已成为一项新的多媒体数据接收技术。因此,设计基于PC平台的DVB码流接收卡,是数字广播电视发展的需要。由于DVB传输流的平均传输速率为6
  • 关键字: CPLD  DVB  PCI  WDM模式  双端口RAM  存储器  

基于FPGA的非对称同步FIFO设计

  • 摘    要:本文在分析了非对称同步FIFO的结构特点及其设计难点的基础上,采用VHDL描述语言,并结合FPGA,实现了一种非对称同步FIFO的设计。关键词:非对称同步FIFO;VHDL;FPGA;DLL;BlockRAM引言FIFO是一种常用于数据缓存的电路器件,可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用,例如在某数据采集和处理系统中,需要通过同步FIFO来连接8位A/D和16位数据总线的MCU,但是由于目前同步FIFO器件的输入与输
  • 关键字: BlockRAM  DLL  FPGA  VHDL  非对称同步FIFO  存储器  

基于FPGA的高速数字锁相环的设计与实现

  • 摘    要:本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案,并详细介绍了该方案基于FPGA的实现方法。通过对所设计的锁相环进行计算机仿真和硬件测试,表明该方案确实可以提高锁相环的捕获性能。关键词:数字锁相环(DPLL);捕获时间;FPGA;VHDL引言捕获时间是锁相环的一个重要参数,指的是锁相环从起始状态到达锁定状态所需时间。在一些系统中,如跳频通信系统,由于系统工作频率不断地发生快速变化(每秒几百次到几千次,甚至高达上万次),要求锁相环能够对信号相位快速捕获。因此
  • 关键字: FPGA  VHDL  捕获时间  数字锁相环(DPLL)  
共7028条 463/469 |‹ « 460 461 462 463 464 465 466 467 468 469 »
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473