首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> asic ip核

asic ip核 文章 最新资讯

2009年中国集成电路市场首现衰退

  •   受全球金融危机的拖累,2009年全球电子信息产业呈现低迷发展的态势。处于电子信息产业上游的全球集成电路行业,在2008年出现衰退之后,2009年增速继续下滑。据WSTS(World Semiconductor Trade Statistics)的最新数据显示,预计2009年全球集成电路市场将下滑11.4%,下滑幅度比2008年增加了7.2个百分点。   中国集成电路市场一直以来都保持着平稳发展的态势,虽然市场增速近几年来有所放缓。在全球集成电路市场大幅下滑30%的2001年以及全球金融危机肆虐的 2
  • 关键字: 集成电路  嵌入式处理器  ASIC  CPU  

迈向先进制程 PLD商机更加庞大

  •   在过去的几年间,整个半导体产业面临着巨幅的衰退,然而,这个衰退现象却为可编程逻辑组件(PLD)产业带来了实质的绝佳成长机会。虽然PLD公司之间的竞争仍然相当激烈,但ASIC仍然是主要的竞争对手,如今,这种竞争现象已经快速转变为市场强烈喜好可编程解决方案的倾向。   目前,以先进制程来实行ASIC设计的成本,已经约是十年前的三倍,面对这些开发成本的剧幅提升,许多ASIC设计师迫使必须仰赖具有合理的经济性、但在制程技术落后的方案。采用较旧的技术会有效能上的劣势,例如将会限制住ASIC设计师在先进设计中支
  • 关键字: PLD  ASIC  

Xilinx的CEO谈半导体业的进步论

  •   Xilinx的CEO Moshe Gavrielov在接受电子周刊的独家系列釆访时,谈到从过去的12个月到未来semi工业面临的挑战与机会。   从2009年开始过去半导体工业的那种类推模式的发展已不能适用于目前的半导体公司及未来的全球电子市场的生存需要。   此次经济的下降周期加速了技术与贸易挑战,同时由于产品可移动性和无限连结的市场需求,使得产品设计的复杂性和风险度提高。所以要求设计公司必须提高产品进入市场的精准度,严格控制成本开支,尤其是在ASIC和ASSP电路设计中必须重视的工程费用的不断
  • 关键字: Xilinx  半导体  ASIC  

华虹NEC推出高效nvSOC产品原型平台

  •   世界领先的纯晶圆代工厂之一,上海华虹NEC电子有限公司(以下简称“华虹NEC”)日前宣布成功推出nvSOC产品原型平台,这一平台的推出可以帮助客户高效创建SOC和ASIC原型,大大缩短客户SOC产品开发周期和减少设计风险。   nvSOC平台的硬件主要由通用FPGA芯片和华虹NEC特有的平台核心IP芯片构成,其中平台核心IP芯片是指集成了华虹NEC 某一种NVM(Non Volatile Memory, 包括Flash,EEPROM,OTP等)工艺平台的NVM模块和基础模拟/
  • 关键字: 华虹NEC  晶圆代工  SOC  ASIC  

基于FPGA的8段数码管动态显示IP核设计

  • 设计基于FPGA的8段数码管动态显示IP核,介绍8段数码管内部结构及其驱动显示方式和IP核设计方法,给出8段数码管动态显示IP核的Verilog HDL程序源代码及其C语言驱动程序。此IP核可例化成1~8个共阴极(或共阳极)数码管控制器,能方便地控制1~8个数码管同时显示数字和小数点位。测试结果表明,该IP核工作可靠、稳定,可直接应用于电子设计中。
  • 关键字: FPGA  8段数码管  动态显示  IP核    

基于ASIC+FPGA的IPv6路由器PoS接口设计

  •   IP over SDH(PoS)技术是通过SDH提供的高速传输通道直接传送IP分组,它位于数据传输骨干网,使用点到点协议PPP将IP数据包映射到SDH帧上,按各次群相应的线速率进行连续传输,其网络主要由大容量的高端路由器经由高速光
  • 关键字: ASIC  FPGA  IPv6  PoS    

基于ASIC设计的手工综合研究

  • 针对IC前端设计中的关键技术,即将寄存器传输级(RTL)描述的手工综合成门级网表,通过人工参与的方式,运用数字电路设计知识将行为级代码用一些最基本的逻辑门(比如与非门、非门、或非门等)按照时应的综合电路模型得出其相应的门级电路。在ASIC设计过程中运用这种方法,不仅优化电路的结构,且能保证逻辑功能的正确性,同时可降低传输过程中的延迟,提高芯片设计的可靠性。因此,研究ASCI设计中的手工综合具有重要的实用价值。
  • 关键字: ASIC    

Open-Silicon、MIPS和Virage Logic共同完成ASIC处理器设计

  •   Open-Silicon、业界标准处理器架构与内核领导厂商 MIPS 科技公司和Virage Logic 三家公司共同宣布,已成功开发一款测试芯片,充分展现出构建高性能处理器系统的业界领先技术。该处理器测试芯片实现了1.1GHz的频率速度,成功通过了65nm 芯片测试,使其成为65nm ASIC 中最快的处理器之一。同时,后续40nm器件的开发工作也已经开始进行,目标是超过2.5GHz频率,并提供超过5000 DMIPS的性能。这项开发计划采用了Open-Silicon的CoreMAXTM技术,以及超
  • 关键字: MIPS  ASIC  测试芯片  65nm  40nm  

视频监控智能化趋势走强,应用方案谁主浮沉?

  • 近些年,随着全球安全意识提升,视频监控市场不断增长。尽管全球经济危机导致许多行业发展受阻,但ABIResear...
  • 关键字: FPGA  视频监控  DSP  ASIC  

赛普拉斯和Cytech Global 签订分销特许协议

  •   赛普拉斯半导体公司日前宣布Cytech Global 公司将在印度和东南亚国家销售赛普拉斯全部专属和可编程解决方案。Cytech的母公司Macnica与赛普拉斯在日本具有长期成功的合作伙伴关系。近来,Macnica 香港公司(Macnica 的子公司)开始在中国销售赛普拉斯产品。双方的合作协议即刻生效。   Cytech在亚太区的“需求创造引擎”拥有16个办事处,超过200名雇员。其销售队伍技术背景深厚,能在整个设计过程中给与客户大力协助。此外,该公司在销售可编程和专属解决方
  • 关键字: 赛普拉斯  PSoC  ASIC  

安全芯片中密码算法的多IP核集成方法

  • 信息社会中,基于密码算法设计的安全芯片,能够为用户的敏感信息提供有效的机密性与完整性保护。信息化的不断深入使得人们对信息安全服务的需求呈现使用简单化、功能多样化、高度集成化等趋势。这要求安全芯片在
  • 关键字: 安全芯片  IP核  密码算法  集成方法    

ADI推出新型微处理器监控IC

  •   ADI最新推出用于监控手持式工业设备、电信设备和其它便携式应用中的欠压状况的新型微处理器监控电路,扩充了其监控 IC 系列。ADM6326 、ADM6328、ADM6346  和 ADM6348  监控电路只需500nA 的超低供电电流,从而延长了移动装置的电池续航时间。这些新型电路可为 DSP、ASIC、FPGA 和其它处理器电源的精密监控提供低功耗选择方案,以检测可能导致系统故障的欠压状况。这些监控 IC 可以监控2.5V、3V、3.3V 和5V 电压轨。ADM6326、ADM
  • 关键字: ADI  监控电路  监控IC  DSP  ASIC  FPGA   

FPGA平台渐成系统核心

  •   今天,FPGA已经被应用于系统的核心。无论是用来完成关键功能还是直接作为系统核心,今天的FPGA所提供的性能、功耗和容量都已经达到甚至超过此前ASIC或ASSP的水平。   25年前,赛灵思公司共同创始人之一 Ross Freeman发明了FPGA(现场可编   程门阵列),仅凭一项专利,Ross就激发了一个行业的创新热情。   很多电子设计师认为,FGPA将是21世纪最重要的集成电路技术之一,而传统门阵列和结构阵列技术将退居到特殊的大批量应用。在FPGA诞生之初,可编程逻辑主要用于系统外围,作
  • 关键字: 赛灵思  FPGA  ASIC  ASSP  
共688条 27/46 |‹ « 25 26 27 28 29 30 31 32 33 34 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473