全数字调制插值滤波

信息若以无线方式传输，必须经过调制解调。传统的调制方式包括模拟调制和数字调制。模拟调制中的基带信号和载波都是模拟信号；而数字调制的基带信号则为数字信号，载波仍然是模拟载波。随着数字技术的发展，近年来出现了基于直接数字频率合成技术的新的“全数字”调制技术。之所以称为“全数字”，是因为其基带信号和载波全部都是时间离散的信号，完成调制的器件也是数字器件。

直接数字式频率合成器（Direct Digital Frequency Synthesis简称DDS或DDFS)是近年来发展起来的一种新的频率合成技术。它的主要优点是：相对带宽很宽、频率转换时间极短(可小于20ns）、频率分辨率很高(典型值为0.001Hz)、全数字化结构便于集成、输出相位连续、频率、相位和幅度均可实现程控。因此，能够与计算机紧密结合在一起，灵活地实现多种通信调制方式。

典型的DDS由相位累加器、ROM波形存储表、D/A变换器和低通滤波器组成。相位累加器由N位加法器与N位累加寄存器级联构成。ROM中存有一个周期的正弦或余弦函数的幅度值。相位累加器在参考时钟的作用下，将频率控制数据fr进行线性相位累加，当相位累加器累积满量时就会产生一次溢出，完成一个周期性的动作，这个周期就是DDS合成信号的一个频率周期，累加器的溢出频率就是DDS输出的信号频率。

对于计数容量为2N的相位累加器和具有M个相位取样的正弦波波形存储器，若频率控制字fr- K，则DDS系统输出信号的频率为，而频率分辨率为。

基于DDS技术的调制器，一般还具有频率寄存器、相位寄存器、调幅寄存器等单元。这些单元结合DDS中的基本单元可以非常方便地实现各种调制方式。目前，市场上已经有很多种基于DDS技术的通信调制器产品，例如：AD公司的AD7008DDS芯片。

对于基带信号，其带宽一般较窄，因此在很多应用场合中都是根据Nyquist采样定理，再结合工程实际，采用2.5～4倍的基带信号最高频率进行采样，其采样率记为。而作为载波的DDS输出波形，其频率相对较高，系统时钟频率更高。系统时钟频率即是载波的采样率，因此，一般有。如果用基带信号对载波进行正交调制，即是数字信号的相乘，要求基带和载波应具有相同的数据速率。所以，在进行正交调制之前必须对基带数字信号进行插值滤波，提高其数据速率。

提高基带信号的数据速率有两种途径：一种是简单的数据保持方法；另一种是严格的插值滤波法。

简单的数据保持法是将序列的每一个采样点做简单的保持(或重复采样)直到的下一个采样点到来。这种近似的处理办法相当简单，只需一组寄存器即可实现，但在实现模拟调制时会带来误差。对于模拟调制，如果仅仅采用保持的办法来实现数据速率的提高，则会出现许多镜像分量。以基带信号采样率，DDS系统时钟频率，将频率为1.5KHz的正弦信号按DSB方式调制到20KHz，可得图1。

图1(a)为理想输出信号的频谱图，图1(b)为简单保持法实际输出信号的频谱图。由图1(b)可见，其中幅值最大的为第一镜像分量，只比所需的理想信号低约17dB。所有的的镜像分量都是无用信号，会对有用信号造成干扰。所以，保持插值法实现起来虽然简单，但效果不佳，只适合于数字调制方式或基带信号带宽很窄、对信号精度要求不高的场合。

严格的插值滤波是先经过零值内插，然后再滤波得到。待插值序列记为，插值之后的序列记为，内插因子记为I，则有：

设零值内插后得到序列为。经过低通滤波变成。、、及其频谱示于图2中。

其中；

可见和的频谱是相同的，只不过是以为周期，而则是以为周期罢了。要想从得到，只需将通过以为通带边缘频率的低通滤波器即可。该低通滤波器可用FIR线形相位滤波器实现。按照网络易位定理，可将FIR滤波器中的乘法运算移到低采样率一侧以减小计算工作量，得到其等效的高效结构，如图3。

当插值比I较大时，直接把采样率工作一次完成，从计算工作量和存储量来说，都不如经过两次或两次以上转换来得经济。因为如果设计的是FIR最佳等波纹滤波器，则滤波器阶数既受通带和阻带容限的影响，又受过度带宽和采样率的影响。过度带宽过小，决定了滤波器的阶数将很高，最终引起计算量很大。而单级实现遇到的正是过度带宽过小的问题。如果采用多级实现，每一级的过度带宽变大，滤波器阶数减小，最终计算量反而比单级实现更小。

插值滤波器中经常用到一种称为CIC的滤波器（Cascade Integrator-comb Filter 级联梳状滤波器）。CIC滤波器可以用来实现抽取器和内插器，它具有结构简单、规整，需要的存储量小的优点。由于它不需要乘法器，加之滤波器的所有系数均为1，而且利用积分环节减少了中间过程的存储量，因此常常用在高速采样(高速采样使得乘法器个数太多)和插值比很大(插值比大使得FIR滤波器的阶数过高，要存的系数太多)的场合。

CIC滤波器可以用DSP或现场可编程门阵列(FPGA)来实现。但是DSP实现高速插值滤波有困难，而FPGA具有设计简单、技术成熟、设计周期短以及VHDL语言中滤波器参数N、M、R修改容易等优点。加之CIC滤波器具有不需要乘法器、寄存器个数要求较多的特点，正好符合FPGA的适用范围。

在基于DDS技术的调制芯片产品中，已经出现了集DDS和插值滤波器于一体的调制器。例如：AD公司的AD9856正交数字上变频器、AD9853可编程数字QPSK/16—QAM调制器等以及Intersil公司的HSP50215数字上变频器等产品。下面仅对AD9853可编程数字QPSK/16—QAM调制器做一简要介绍。

AD9853调制器中实现插值滤波和调制功能的有关模块结构如图4所示：

I、Q支路中各有一个有41个抽头的线性相位FIR滤波器，主要完成脉冲成形功能，以减小码间干扰。滤波器的系数可编程，以实现任意的线性相位响应特征。信号通过该滤波器后，符号速率提高4倍。AD9853中I、Q支路各有两级可编程CIC内插滤波器。第一级内插滤波器的内插比从3到31；第二级内插滤波器的内插比从2到63。CIC滤波器的传递函数为：

其中，N为梳状滤波器的级数，R为速率变换比，M为每级梳状滤波器的延迟周期数。对于AD9853，N和M为固定值，分别为4和1；R可编程，以实现不同的内插比。

CIC滤波器具有低通滤波特性，可将由FIR滤波器4倍内插后带来的周期性延拓的部分频谱滤掉。但由于CIC滤波器的频率响应在基带信号频段部分并非完全平坦，因此会给基带信号带来失真。基带信号带宽越宽，这种误差越大。但是因为CIC滤波器的频率响应可以预测，故AD9853在FIR滤波器中通过增加预失真来弥补CIC滤波器的幅频失真。

AD9853中实现内插功能的有3级滤波器：FIR滤波器以及两级CIC滤波器。由这3级滤波器可以实现从最小内插比为24(=4*3*2)到最大内插比为7812(=4*31*62)的内插滤波。

经过内插滤波之后的信号，其数据速率已经达到了DDS的时钟速率。该信号再与DDS输出的正交载波相乘再相加得以实现调制。实际上，AD9853中还带有编、解码器，可以实现FSK、QPSK、DQPSK、16-QAM、D16-QAM等多种调制样式。

目前，市场上已经出现了很多基于DDS技术的通信调制器产品，为通信工程中调制解调部分的设计和实现提供了极大的方便和广阔的选择范围。充分了解其中的技术构成，有助于电信工程师们选择和开发适合于其设计任务的芯片产品，以高效便捷地实现各种调制解调。■

参考文献

1 邹涛等, 应用AD7008DDS芯片开发的一种多模式通信调制器, 电子技术,1999。

2 “Programmable Digital QPSK/16-QAM Modulator AD9853”技术资料,1999。