电路板狂人的镇宅之宝

　　这个板子第一版存在一个问 题，因为采用三极管做视频钳位，三极管的BE结之间的电压有一个-2.1mV/℃的温漂。当时没有太在意这么小的一个参数，最终环境实验时高低温100度的温度变化导致了210mV的视频同步头电平偏移，致使同步脉冲提取出错。后来在电路中加入了二极管做温度补偿才解决问题。

FPGA叠加效果图

　　这块板子可以实现从黑到白 的多种灰度叠加，并且支持自动生成黑边，可以接收从3个串口来的控制信息及要显示的数据，用于进行控制操作或将传感器反馈的数据显示在特定的位置。叠加分辨率为640*540，一个叠加主图像和三个数据显示窗口位置都能够水平垂直以1像素进行移动。

基于DM642的数据采集系统

　　这个是09年做的一个数据 采集板，帮一个朋友毕业设计做的。脑残级的方案，用DM642做一个几十K的AD采集。哈工大的一个博士逼着一个硕士做的，估计是那博士是对DM642有 别的想法吧，不告诉硕士干什么用，就让做出这么个东西。刚好硕士是我朋友，最后找到我帮忙……结果这个项目成为我历史上最失败的项目之一，本来一个低端 FPGA就可以搞定的东西，非要用DM642来实现，数据格式转来转去的……最后一个细节没注意到，飞了好几根线。而且总赶时间，板子布局丑得让自己一直耿耿于怀。正如一个朋友说的，对工程师来说，最痛苦的莫过于做自己不认同的设计。

EP3C10核心板

　　2010年做的一款 FPGA核心板，使用国内刚上市不久CYCLONE III 系列中的EP3C10，搭配32M的DDR2芯片。板子主要是用于实现一些简单的音、视频处理和数据采集及处理。通过内嵌NIOS软核配合剩余逻辑加上高速DDR2，再结合NIOS软核特有的C2H硬件加速，可以满足常用的绝大多数中小规模应用需求。

视频叠加板2.0

　　这是搭载EP3C10核心板的视频叠加模块，软硬件也都是自己完成的。通过ADV7180和ADV7179来实现视频信号的AD、DA转换，中间通过 FPGA进行处理，叠加用户选定的彩色图形及菜单。该模块有5组RS232接收和4组隔离IO输入。叠加分辨率达到720*576像素，可以实现叠加内容 1像素的上下左右移动。并且可以根据图像背景亮度自动调节叠加图像每个像素点的亮度，即便图像非常复杂并且变化很快，也可以清晰分辨叠加图形，非常适用于瞄准和跟踪系统应用。另外，该模块还可以通过串口接收用户自编辑的bmp图形文件，进行叠加显示并可存储到串行FLASH中。计划等以后有时间了在板上实 现图像旋转和电子变倍等功能。

智能验钞机算法板

　　这是我09年在江苏的时候 利用业余时间做的智能验钞机系统硬件，使用CIS传感器扫描钱币在不同光谱下的图像，然后由TMS320DM642对图像进行分析鉴别。算法部分是我现在所在的清华大学实验室做的。后来还进行过几款基于DM648的验钞机硬件设计，可同时进行双面图像采集并进行处理。

基于OMAP3530的视频系统

　　这个是新近完成的一个设 计，使用的OMAP3530主芯片。OMAP是前两年TI推出的高性能双核处理器，一个BGA内集成了600M主频的ARM CORTEX-A8 内核和430M的64+ DSP内核，另外还集成有POWERVR SGX 3D加速协处理器。其ARM内核性能是普通ARM9的4倍，DSP内核性能大概相当于一颗600M DM642的处理能力。使用集成LPDDR2和NAND FLASH的MCP存储器和专用电源管理芯片，结构紧凑，功能强大，整体功耗非常低。