三星公布了自主CPU架构Exynos M1设计细节 作者: 时间:2016-08-31 来源:快科技 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询 收藏 浮点执行部分 载入/存储部分 二级缓存部分:16-way 2MB,22周期延迟 基本流水线结构:指令拾取、解码、执行、内存读写和写回,以及乱序设计下的寄存器重命名、分派、调度阶段,都在这儿 公布如此细致的CPU内核结构图是很罕见的,可见三星对此是多么自信 这是四个M1大核心的部分,三级缓存贯穿其中 2.3GHz M1架构、2.1GHz A57公版架构功耗、能效对比:频率高200MHz,功耗只高10%左右或持平甚至更低,而能效则普遍高出50-100%,最多接近3倍! 上一页 1 2 下一页
评论