基于FPGA实现固定倍率的图像缩放 作者： 时间：2012-07-02 来源：网络 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询 收藏 <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a635e61e&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a576c0a2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 2．2．1 基于FPGA实现行方向的卷积 图像在行方向的放大比例为3：4，即单元体为3个输入像素和4个输出像素，如图3所示。本文引用地址：https://www.eepw.com.cn/article/190182.htm 输入图像的AB空间中均匀分布X1、X2、X3，3个像素，放大后输出图像的这个空间将输出y0、y1、y2、y3，4个像素。这个单元体的时序关系是：当输入X1像素时，输出Y0像素；当输入X2像素时，输出Y1像素；当输入X3像素时，输出Y2和Y3像素。行方向的卷积公式为： 基于FPGA实现的源程序如下： 上一页 1 2 3 4 下一页
加入技术交流群
评论