基于CMOS阈值电压的基准电路设计

2．4 基于NMOS阈值电压产生VN电路设计
如图3中模块2所示，VN是由MN1，MN2产生的一个随温度变化的线性电压。与VP产生电路不同的是，通过合理设置R3，R4的值，使得MN1与MN2都工作在饱和区。MP4为启动管，它使得电路尽快摆脱零点进入正常工作，然后自行关闭。经过MN1和MN2的电流分别为：

式中：VTN为MN2的阈值电压；VTNo为Vsb=0的阈值电压。
同样暂时假设运放A2不存在失调，则：

由式(17)可知，VN仅为阈值电压的函数，并且，忽略体效应对VN的影响，VN仍然可以看作是温度的线形函数。图5所示的是HSpice的仿真验证波形，同样，从图中可以看到，当温度从-40℃变化到125℃时，VN亦随温度线形变化。

2．5 减法器电路设计
从式(12)、式(17)可以看出，VP与VN均为负温度系数，所以可以通过VP与VN相减得到一个近似零温度系数的基准电压。减法器的电路设计如图3中模块3所示。从图中可以得到，减法器的传输函数为：

通过合理设置(1+R5／R6+R5／R7)可以抵消VP与VN的温度系数，而R7／R5可以用来设置设计者需要的基准电压值。可见，通过这种方式设计的基准电压不一定是一个固定的1．25 V电压，而是可以通过调整R7和R5的阻值来达到设计者需要的基准电压。
2．6 运放设计
为了提高基准电路的特性，设计电路中的运放A1，A2，A3均采用折叠式的共源共栅结构，具有很高的电压增益与宽的线性区间，保证了较高的基准精度与较大的调整空间，电路结构如图6所示。在输出端采用一个：PMOS源跟随器M14以提高运放的输出摆幅。经HSpice仿真验证，该运放开环增益105 dB，CMRR和PSRR均在150 dB以上，保证了较好的电源特性和共模特性，仿真波形如图7所示。