基于Verilog HDL滤波器的设计 作者： 时间：2011-08-19 来源：网络 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询 收藏 <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a635e61e&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a576c0a2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 计算控制器用于控制滤波单元中移位寄存器移位，累加器的循环周期和计算输出，并控制移位寄存器的数据输入。 2 利用VerilogHDL语言实现以上功能 2.1 用VerilogHDL语言进行算法建模 计算机控制器的veril—ogHDL模型： 寄存器组中每个寄存器的位数为0，1，…，num一1。 上一页 1 2 3 4 下一页
加入技术交流群
评论